子分类：
- H03M1/001： .{模拟/数字/模拟的转换}
- H03M1/002： .{节约能量的方法}
- H03M1/004： .{可重构模拟/数字或数字/模拟转换器(H03M1/02优先)}
- H03M1/02： .可逆模/数转换器
- H03M1/04： .应用随机技术的
- H03M1/06： .连续地补偿或防止物理参数有害影响(周期性地,例如.通过使用多个存储修正值的入H03M1/10)
- H03M1/10： .校正或测试
- H03M1/12： .模/数转换器(H03M1/001至H03M1/004且H03M1/02至H03M1/10优先)
- H03M1/66： .数/模转换器(H03M1/001至H03M1/004且H03M1/02至H03M1/10优先)
| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 181 | 아날로그/디지털 변환기 및 고체 촬상 장치 | KR1020147015507 | 2012-12-14 | KR101533664B1 | 2015-07-07 | 스가와시게토시 |
| 본발명에의하면, 복수단계로아날로그/디지털변환처리를행할때 축차비교방식을채용하면서정확한디지털데이터를얻는다. 카운터(15)로부터의카운트신호에기초하여램프전압을발생시키는램프파형신호발생부(14)와신호변환부(13)와제어부(18)를구비하고, 신호변환부(13)는입력된신호전압을유지하는샘플홀드회로와, 용량값이상이한소정수의용량소자의접속조합에따라복수의바이어스전압을출력하는축차비교용량소자군(16)과, 램프전압및 바이어스전압중 한쪽과신호전압을비교하는비교부(17)를구비하며, 제어부(18)가바이어스전압과신호전압의, 비교부(17)에의한비교결과및 램프전압과신호전압의, 비교부(17)에의한비교결과에기초하여, 신호전압의디지털신호를생성함과함께, 용량소자의접속조합과램프전압에기초하여축차비교용량소자군(16)의캘리브레이션용데이터를취득하는 AD 변환기를제공한다. | ||||||
| 182 | 오디오 코덱을 갖는 보청기 및 방법 | KR1020127011572 | 2009-10-15 | KR101370192B1 | 2014-03-05 | 랭크마이크린드; 키드모세프레벤; 엉스트럽미하엘; 젠슨모르텐홀름 |
| 보청기(1a, 1b)는 시간 도메인 코덱을 포함한다. 상기 코덱은 입력 양자화 지수를 기초로 디코딩된 출력 신호를 생성하도록 되어 있고 예측기(4)와 예측기 적응 요소(11)를 포함하는 디코더와, 입력 신호를 기초로 출력 양자화 지수를 생성하는 인코더를 포함하고, 상기 인코더는 상기 디코더와 여기 신호를 수신하고 예측 신호를 출력하는 예측기(4)를 포함한다. 출력 양자화 지수는 입력 신호와 예측 신호 사이의 에러를 최소화하도록 양자화 지수들을 반복적으로 디코딩하는 것에 의해 결정되고, 예측기 적응 요소(11)는 예측기(4)의 갱신을 위해 재귀적 자기 상관 추정을 이용한다. 본 발명은 오디오 신호의 인코딩 방법도 제공한다.
|
||||||
| 183 | 시간-디지털 변환기 및 변환방법 | KR1020110031310 | 2011-04-05 | KR1020120113546A | 2012-10-15 | 김태욱; 김여명; 한건희 |
| PURPOSE: A TDC(time to digital converter) and a converting method is provided to maintain linearity by expanding a measurement range of a fine time-to-digital converter. CONSTITUTION: A coarse TDC(1000) comprises a plurality of delay cells(1110-11n0) and a plurality of bit detectors(1210-12n0). The plurality of delay cells receives an input signal, respectively. The plurality of delay cells delays the received input signal during predetermined time. The plurality of bit detectors receives a delayed start signal and stop signal, respectively. The plurality of bit detectors determines an output bit according to a logic level of the received delayed start signal and stop signal, respectively. An encoder(10) receives output bits from the bit detectors of the coarse TDC. The encoder outputs the coarse time between the stop signal and the start signal according to the value of the output bit. [Reference numerals] (10) Encoder; (1210) First bit detector; (1220) Second bit detector; (12n0) Third bit detector; (SP) (stop signal); (SS) (start signal) | ||||||
| 184 | ＥＥＧ 모니터링 시스템용 입력 컨버터, 신호 변환 방법 및 모니터링 시스템 | KR1020117027851 | 2009-04-30 | KR1020120014908A | 2012-02-20 | 크누센닐스올레; 킬스고르소렌 |
| 모니터링되고 있는 사람에 의해 지속적으로 수행될 수 있는 EEG 모니터링 시스템(40)에서 잡음 및 전류 소모를 최소화하기 위해서 EEG 모니터링 시스템용 입력 컨버터(44)가 고안되었다. 입력 컨버터의 아날로그-디지털 컨버터는 입력단, 출력단, 및 피드백 루프를 갖고, 입력단은 증폭기(Q
A ) 및 적분기(RLF)를 포함한다. 전압 변성기(IT)는 입력단의 입력 컨버터 전방에 위치된다. 전압 변성기(IT)의 변성비는 입력 전압보다 큰 출력 전압을 제공하는 변성비를 가짐으로써 입력단에 대한 신호 전압을 고정된 팩터에 의해 곱한다. 전압 변성기(IT)는 적어도 2개의 캐패시터(C
x , C
y , C
z )를 갖는 스위치드-캐패시터 전압 변성기이다. 본 발명은 또한 아날로그 신호를 변환하는 방법 및 입력 컨버터(44)를 포함하는 EEG 모니터링 시스템을 제공한다.
|
||||||
| 185 | 모터의 진동감지 시스템 및 그것을 이용한 데이터베이스 구축방법 | KR1020090094623 | 2009-10-06 | KR1020110037259A | 2011-04-13 | 차성철 |
| PURPOSE: A vibration sensing system of a motor and a method of constituting database using the same are provided to prevent the operating stop of a system due to the failure of the motor since the vibration state and the operation state of the motor in a semiconductor unit are represented and thus the failure of the motor is sensed previously. CONSTITUTION: A vibration sensing system of a motor comprises a vibration sensor(10), an A/D converter, a micro controller(30), a main computer, a data storage unit(42) and a display unit(50). The vibration sensor senses the vibration of the motor in semiconductor equipment. The A/D converter changes analog output from the vibration sensor into a digital value. The micro controller receives and controls the output of the A/D converter. The main computer receives, calculates, classifies and arranges the output of the micro controller. The data storage unit re-classifies the classified data, stores and outputs it as a text file. | ||||||
| 186 | ＲＣ 시정수 보상기를 이용한 아날로그 디지털 변환방법 및이를 위한 아날로그 디지털 변환 장치 | KR1020090012712 | 2009-02-17 | KR1020100093667A | 2010-08-26 | 허승찬; 이상엽; 장지수 |
| PURPOSE: A method and an apparatus for converting analog-to-digital using a resistive-capacitive time constant are provided to convert an analog signal inputted from the outside to a digital signal using a resistive-capacitive time constant compensator. CONSTITUTION: A switching unit(110) implements a switching operation according to a control signal. The switching unit outputs a pair of signals which form a differential output among received signals. Based on a resistive-capacitive constant, a time to the cross point of the signals is counted and the counted result is outputted by a resistive-capacitive constant compensator(120). The resistive-capacitive constant includes a resistive-capacitive timer. | ||||||
| 187 | 적응형 양자화 | KR1020187021237 | 2017-01-26 | KR1020180088738A | 2018-08-06 | |
| 에너지메트릭에적어도부분적으로기초하는중요도메트릭이복수의수신된오디오객체들각각에대해결정될수 있다. 일부방법은: 오디오객체들각각의에너지메트릭을합산함으로써계산된총 에너지값에적어도부분적으로기초하여오디오객체들모두에대한전역적중요도메트릭을결정하는단계; 오디오객체들각각에대한추정된양자화비트깊이및 양자화에러를결정하는단계; 오디오객체들모두에대한총 노이즈메트릭을계산하는단계 - 총노이즈메트릭은추정된양자화비트깊이에대응하는총 양자화에러에적어도부분적으로기초함 - ; 총노이즈메트릭및 총에너지값에대응하는총 신호-대-노이즈비를계산하는단계; 및신호-대-노이즈비 임계값을총 신호-대-노이즈비에적용함으로써오디오객체들각각에대한최종양자화비트깊이를결정하는단계를수반할수 있다. | ||||||
| 188 | 이득 부스팅에 의한 오버샘플된 아날로그-디지털 변환기들의 대역폭 확장 | KR1020160126663 | 2016-09-30 | KR101840730B1 | 2018-03-21 | 로라,코네사-페라레자; 페톤,수사나; 스트라우스니그,디에트마; 위에스바우더,안드리아스 |
| 디지털화시스템은센서또는다른소자로부터하나이상의아날로그신호를수신하고아날로그신호들을하나이상의디지털신호로변환하도록동작한다. 아날로그-디지털변환기는루프필터, 양자화기및 하나이상의피드백디지털-아날로그변환기를포함한다. 이득소자는아날로그-디지털변환기의대역폭을확장하기위해신호처리경로의상이한점들을따라계수들을제공한다. 이득소자는정상동작모드에서처리되는다른신호들보다더 높은주파수대역에서확장된동작모드에서신호를처리하기위해잡음전달함수를보존하면서아날로그-디지털변환기의신호전달함수를수정할수 있다. | ||||||
| 189 | 다중 칩 동적 범위 확장(DRE) 오디오 프로세싱 방법들 및 장치들 | KR1020177031055 | 2016-03-16 | KR1020170131640A | 2017-11-29 | 다스테자비; 멜런슨존엘. |
| 본개시의실시예들에따라, 둘이상의집적회로들을통하는동적범위확장정보를갖는오디오신호들을프로세싱하기위한다중칩 회로는호스트집적회로및 클라이언트집적회로를포함할수 있다. 호스트집적회로는디지털오디오입력신호를위한동적범위확장이득을결정하고, 동적범위확장이득에따라디지털오디오입력신호를프로세싱하고, 상기프로세싱된디지털오디오입력신호에기초한오디오데이터를송신하도록구성될수 있다. 클라이언트집적회로는호스트집적회로에연결될수 있고오디오데이터를수신하도록구성될수 있고, 상기클라이언트집적회로에는동적범위확장이득이제공되고, 클라이언트집적회로는오디오데이터를동적범위확장이득으로프로세싱하도록구성된다. | ||||||
| 190 | 파이프라인 축차근사형 에이디씨 | KR1020160068515 | 2016-06-02 | KR101774522B1 | 2017-09-04 | 장영찬; 이한열 |
| 본발명은파이프라인축차근사형에이디씨(ADC)에서에러를보정하고전력소모량을줄이는기술에관한것이다. 이러한본 발명은입력아날로그신호를해당스테이지에서요구된해상도의디지털코드로변환하되, 단위캐패시터로부터분할되어병렬연결된단위캐패시터를이용하여 LSB 캐패시터의전압을보정하고, 상기디지털코드의 LSB 논리를보정하는축차근사형코스에이디씨; 및상기입력아날로그신호를해당스테이지에서요구된해상도의디지털코드로변환하되, 잔류전압증폭기에서전압이득에러가발생하는경우입력범위를조정하여전압이득에러를상쇄시키는축차근사형파인에이디씨를구비하는것을특징으로한다. | ||||||
| 191 | 디지털 데이터를 오버샘플링 디지털-아날로그 컨버터로 부호화하는 방법 및 장치 | KR1020150144916 | 2015-10-16 | KR101650666B1 | 2016-08-23 | 피터,홀츠만; 리우야오칭 |
| 디지털-아날로그컨버터(DAC)에대하여오버샘플링을수행하는방법은필터에서 M과 N은정수이고 N은 M보다크며, M 비트이진데이터를오버샘플링하여 N 비트오버샘플링된이진데이터를제공하는단계, 상기 N 비트오버샘플링된이진데이터를부호화하여 2비트써모미터코드데이터및 부호비트를제공하는단계, 상기 2비트써모미터코드데이터에대하여셔플링을수행하여 2비트셔플데이터를제공하는단계, 상기 2비트셔플데이터및 상기부호비트를아날로그출력신호로변환하는단계, 및상기아날로그출력신호에대하여스무딩을수행하여스무딩된아날로그출력신호를제공하는단계를포함하는것을특징으로하는디지털-아날로그컨버터(DAC)에대하여오버샘플링을수행하는단계를포함한다. | ||||||
| 192 | 센서 장치 및 센싱 방법 | KR1020150088678 | 2015-06-22 | KR101650012B1 | 2016-08-22 | 박지만 |
| 본발명에의한센서장치및 센싱방법은, 외부환경에따라다른전압값을출력하는측정전압발생부; 입력된전압과비례하는주기의펄스를발생시키는펄스발생부; 상기펄스발생부의출력을분주하는분주부; 상기분주부의출력펄스의길이를클럭단위로측정하는카운터부;를포함하는것을특징으로한다. 그결과, 펄스폭 변환기술을이용하는 ADC를포함하는센서에서, 소형의장치이면서도높은분해능을가진다. | ||||||
| 193 | 파이프라인식 연속 아날로그-투-디지털 변환기 | KR1020167009667 | 2014-09-12 | KR1020160058140A | 2016-05-24 | 박,현식; 리모티라키스,소티리오스 |
| 다중스테이지아날로그-투-디지털데이터변환(multistage analog-to-digital data conversion)을제공하기위한시스템이개시되며, 이시스템은제 1 기준신호를이용하여제 1 수의최상위비트들로아날로그입력신호를프로세싱하고제 1 스테이지잔차(residue) 신호를출력하도록구성된제 1 스테이지유닛; 상기제 1 스테이지잔차신호를수신하여제 2 기준신호를이용하여제 2 수의잔여최하위비트들로프로세싱하도록구성된제 2 스테이지유닛; 수동(passive) 엘리먼트로상기제 2 스테이지유닛상에서상기제 1 스테이지유닛으로부터수신된제 1 스테이지잔차신호를샘플링하도록구성된샘플링유닛; 및상기제 1 수의최상위비트들및 상기제 2 수의잔여최하위비트들의결합인디지털값을출력하도록구성된출력유닛을포함한다. | ||||||
| 194 | 구성가능한 타임-인터리브 아날로그-디지털 컨버터 | KR1020157022811 | 2014-03-07 | KR1020150127593A | 2015-11-17 | 선드블라드롤프; 헤글런드로버트; 홈브링스테판 |
| L개의아날로그입력신호를 L개의대응하는디지털출력신호로변환하기위한타임-인터리브아날로그-디지털컨버터가개시되어있다. 타임-인터리브아날로그-디지털컨버터는아날로그입력및 디지털출력을각각갖고, 아날로그입력샘플을디지털화하도록각각형성된 N개(N>L)의구성아날로그-디지털컨버터어레이를구비한다. 타임-인터리브아날로그-디지털컨버터는또한 (L개의아날로그입력신호들각각에대해) N개의구성아날로그-디지털컨버터어레이중 N개의구성아날로그-디지털컨버터들을선택하고, 아날로그입력신호의각 샘플이선택된 N개의구성아날로그-디지털컨버터들중 각각의하나에서디지털화되게하도록형성된컨트롤러(340,440)를구비하며, N는 1이상이고다. 타임-인터리브아날로그-디지털컨버터는또한 (L개의아날로그입력신호들각각에대해) 아날로그입력신호에대응하는디지털출력신호를발생하기위해선택된 N개의구성아날로그-디지털컨버터들중 각각의디지털화된샘플들을다중화하도록형성된멀티플렉서를구비한다. | ||||||
| 195 | 시간 디지털 변환기 | KR1020140046184 | 2014-04-17 | KR1020150121291A | 2015-10-29 | 정성욱; 박정현; 류경호; 정동훈 |
| 본발명은시간디지털변환기에관한것으로, 시간디지털변환기는, 순환구조로연결되고인에이블(enable) 신호에따라동작하는복수의제1 지연셀을포함하는제1 게이티드링오실레이터(gated ring oscillator); 순환구조로연결되고인에이블신호에따라동작하는복수의제2 지연셀을포함하는제2 게이티드링오실레이터; 제1 게이티드링오실레이터에서순환하는제1 순환신호에대해소정의위상차를갖도록, 제2 게이티드링오실레이터에서순환하는제2 순환신호의위상을조절하는위상조절부; 및복수의제1 지연셀 및복수의제2 지연셀의출력신호들을샘플링하여인에이블신호의지속시간에대응하는디지털값을출력하는디지털변환부를포함한다. | ||||||
| 196 | 연속적인 근사화 레지스터 아날로그-디지털 변환기에서 공급기 및/또는 비교기 공통 모드 전압의 폐루프 제어를 위한 방법 및 장치 | KR1020157026493 | 2014-02-21 | KR1020150119452A | 2015-10-23 | 나가라잔,카르틱; 알라디,디네쉬,제이 |
| 본명세서에서설명되는실시예들은연속적인근사화레지스터아날로그-디지털변환기및 비교기공통모드전압을위한공급기전압을제어하기위한방법및 장치를제공한다. 이방법은연속적인근사화레지스터변환시간을측정하는단계; 연속적인근사화레지스터변환시간을원하는변환시간에비교하는단계; 및필요한경우, 공급기및/또는비교기공통모드전압중 적어도하나의폐루프조정을수행하는단계를포함한다. 장치는공통모드전압및 레귤레이터정정모듈로구성된다. 공통모드전압및 레귤레이터정정모듈은위상주파수검출기, 충전펌프를포함하고, 트랜스컨덕턴스셀(transconductance cell)을포함할수 있다. | ||||||
| 197 | AD 변환 회로 | KR1020140108768 | 2014-08-21 | KR1020150107569A | 2015-09-23 | 사토마키 |
| 본 실시 형태에 따르면, 입력 전압과 참조 전압을 비교하여 AD 변환을 행하는 파이프라인형 또는 축차 비교형의 AD 변환 회로이며, 참조 전압을 생성하는 참조 전압 생성부를 구비한 AD 변환 회로가 제공된다. 참조 전압 생성부는, 입력 전압에 대한 출력값의 게인을 설정하기 위한 아날로그 게인 명령값에 따라 참조 전압을 변경한다.
|
||||||
| 198 | 아날로그 디지털 변환장치 및 방법 | KR1020120154188 | 2012-12-27 | KR1020140084577A | 2014-07-07 | 이충훈; 최병주 |
| A device for converting an analog signal to n-bit digital data comprises: a sample holding circuit to sample and hold an analog signal; a comparator to compare the sampled and held signal with a reference signal in response to a clock signal; a digital-to-analog converter to convert n-bit digital data to the corresponding analog reference signal and provide the comparator with the analog reference signal; a clock generator to generate the clock signal in response to an operation state of the comparator and adjust a period of the clock signal by a delay time varied by an adjustment signal; a successive approximation logic circuit to successively search for a binary signal approximate to an output of the comparator from the most significant bit to the least significant bit in response to the clock signal and provide the digital-to-analog converter with the n-bit digital data according to the search result; and a background adjustment circuit to generate the adjustment signal such that the number of the clock signals used in a subsequent conversion operation cycle follows n by sensing the number of the clock signals used in the comparator and the successive approximation logic circuit at the time of conversion termination. | ||||||
| 199 | ＥＥＧ 모니터링 시스템용 입력 컨버터, 신호 변환 방법 및 모니터링 시스템 | KR1020117027851 | 2009-04-30 | KR101342855B1 | 2013-12-17 | 크누센닐스올레; 킬스고르소렌 |
| 모니터링되고있는사람에의해지속적으로수행될수 있는 EEG 모니터링시스템(40)에서잡음및 전류소모를최소화하기위해서 EEG 모니터링시스템용입력컨버터(44)가고안되었다. 입력컨버터의아날로그-디지털컨버터는입력단, 출력단, 및피드백루프를갖고, 입력단은증폭기(Q) 및적분기(RLF)를포함한다. 전압변성기(IT)는입력단의입력컨버터전방에위치된다. 전압변성기(IT)의변성비는입력전압보다큰 출력전압을제공하는변성비를가짐으로써입력단에대한신호전압을고정된팩터에의해곱한다. 전압변성기(IT)는적어도 2개의캐패시터(C, C, C)를갖는스위치드-캐패시터전압변성기이다. 본발명은또한아날로그신호를변환하는방법및 입력컨버터(44)를포함하는 EEG 모니터링시스템을제공한다. | ||||||
| 200 | 시간-디지털 변환기 및 변환방법 | KR1020110031310 | 2011-04-05 | KR101202742B1 | 2012-11-19 | 김태욱; 김여명; 한건희 |
| One embodiment of the present invention provides a time-to-digital (TDC) converter, comprising: a means for receiving a start signal and a stop signal; a means for generating n number of first delayed start signals (where n is an integer of 2 or more) in 1 time unit increments of delayed start signals; a means for generating a first delayed start signal and an output byte according to the logic level of the stop signal; a coarse TDC which generates a second delayed start signal, which is 1 delayed start signal selected from among the first delayed start signals, that has been shortened to less than the 1 time unit increment; a means for receiving the second delayed start signal generated by the coarse TDC and the stop signal; and a fine TDC for measuring the time difference between the second delayed start signal and the stop signal as a second time unit. According to the present invention, linearity and reliability can be improved by extending the measurement range of a fine time-to-digital converter and ensuring fast operation speed and high accuracy. | ||||||
QQ群二维码
意见反馈
意见反馈