| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 1 | 半导体集成电路装置和数据处理系统 | CN201310045105.4 | 2013-02-05 | CN103297051B | 2017-09-29 | 川上史树; 矢田直树; 纲川裕之 |
| 提供能够以任意的顺序对从外部输入的多个模拟信号进行A/D变换的半导体集成电路装置和数据处理系统。设置：多个模拟端口（AN0~AN3）；A/D变换部（118），能够对每个预先设定的假想通道执行用于将经上述模拟端口取入的模拟信号变换成数字信号的A/D变换处理；A/D变换控制部（125），控制上述A/D变换部的动作。上述A/D变换控制部包含：假想通道寄存器，能够设定上述假想通道与上述模拟端口的对应关系；扫描组形成用寄存器，能够设定扫描组的开始位置和结束位置。上述A/D变换控制部连续地执行关于从与上述开始指针对应的假想通道到与上述结束指针对应的假想通道的多个假想通道的A/D变换处理。 | ||||||
| 2 | 用于数字化两个或更多模拟信号的模拟到数字转换级和相位同步方法 | CN201080068819.1 | 2010-08-27 | CN103201955B | 2017-09-22 | P.J.海斯; C.B.麦卡纳利 |
| 一种模拟到数字转换级（300）包括三个或更多ADC（303,305,307），其接收两个或更多模拟信号，从第一模拟信号生成第一数字化信号，从至少第二模拟信号生成至少第二数字化信号从而产生两个或更多数字化信号，并且从两个或更多模拟信号生成一个或多个冗余数字化信号。所述一个或多个冗余数字化信号是与所述两个或更多数字化信号基本上并行地生成的。处理器件（330）从所述一个或多个冗余数字化信号当中的冗余数字化信号与所述两个或更多数字化信号当中的相应的数字化信号之间的相位差生成相位漂移值，并且利用所述一个或多个相位漂移值补偿相应的数字化信号。 | ||||||
| 3 | 连续渐进式模拟数字转换器与模拟数字转换方法 | CN201310159472.7 | 2013-05-02 | CN103580692B | 2017-03-29 | 蔡任桓; 黄柏钧 |
| 本发明公开了一种连续渐进式模拟数字转换器与模拟数字转换方法，该连续渐进式模拟数字转换器需2N-1-1个单位电容，其中该电容可拆解、由大至小排列，并依此顺序切换。本发明可以容忍比较器的比较错误，并且同时达到容忍稳定误差的效果。且可降低电容数量的使用，以及降低校正逻辑的复杂度于简单的加法器与选择器。 | ||||||
| 4 | 用于列并行单斜率ADC的具有动态偏置的级联比较器 | CN201210020333.1 | 2012-01-29 | CN102624393B | 2017-03-29 | 李湘洙; 杰夫·雷辛斯基; 一兵·米歇尔·王 |
| 本发明实施例提供了用于列并行单斜率ADC的具有动态偏置的级联比较器。本发明的方面可以包括经由各第一输入晶体管和第二输入晶体管来接收第一输入信号和第二输入信号。由级联偏置发生器产生的偏置信号跟踪第一输入信号，其中偏置信号相对于第一输入信号具有固定的偏移。偏置信号可以施加到第一级联晶体管和第二级联晶体管，所述第一级联晶体管和第二级联晶体管可以分别级联到第一输入晶体管和第二输入晶体管。 | ||||||
| 5 | 模拟变换装置以及可编程控制器系统 | CN201280076643.3 | 2012-10-26 | CN104756024B | 2017-03-01 | 落合伸一郎 |
| 具有：A/D变换部(120)，其将从外部输入的模拟值变换为数字值；共享存储器(140)，其具有储存变换后的数字值的A/D变换值储存区域的数字值进行日志记录的日志储存区域(142)，并能够从对可编程控制器整体进行控制的CPU单元(200)进行读取访问；日志记录执行部(131)，其将储存在A/D变换值储存区域(141)中的数字值作为日志记录数据(700)而储存至日志储存区域(142)中；恒定点数日志记录检测部(132)，其监视自进行前一次中断产生请求开始，储存在日志储存区域(142)中的日志记录数据(700)的数量是否达到规定数量；以及中断产生部(133)，其在日志记录数据(700)的数量达到规定数量的情况下，向CPU单元(200)进行中断产生请求。(141)、和对储存在A/D变换值储存区域(141)中 | ||||||
| 6 | 模数转换装置、照度传感装置和具备照度传感装置的电子设备 | CN201380019102.1 | 2013-03-28 | CN104247271B | 2017-02-22 | 佐藤秀树; 井上高广 |
| 包括：模数转换电路(ADC1、ADC2)；输出作为基准电荷量使用的基准电流Iref1、Iref2的基准电流源(11)；切换来自基准电流源(11)的基准电流Iref1的开关(SW21)；切换来自基准电流源关(SW21、SW22)的开关控制电路(12)。通过利用开关控制电路(12)控制开关(SW21、SW22)，按每模数转换期间的1/2的时间改换各模数转换电路(ADC1、ADC2)中使用的基准电流Iref1、Iref2。由此提供能够降低多个模数转换电路间的误差的模数转换装置。(11)的基准电流Iref2的开关(SW22)；和控制开 | ||||||
| 7 | 用于补偿第一和第二测量通道间的延迟失配的方法和系统 | CN201310058905.X | 2013-02-25 | CN103297052B | 2016-12-28 | 延斯·巴伦斯奇恩 |
| 本发明公开了一种用于补偿第一和第二测量通道间的延迟失配的方法和系统。用于补偿第一测量通道和第二测量通道之间的延迟失配的方法包括提供用于启动第一测量通道和第二测量通道的参考点，并在自参考点开始的第一延迟时段期满之后，启动第一测量通道。所述方法进一步包括，在自参考点开始的第二延迟时段期满之后，启动第二测量通道，其中所述第一延迟时段的长度和所述第二延迟时段的长度之间的差值基本上等于所述第一测量通道和所述第二测量通道之间的延迟失配。 | ||||||
| 8 | 电容元件、电容器阵列和A/D转换器 | CN201310532817.9 | 2013-10-31 | CN103872007B | 2016-10-05 | 有贺健太 |
| 本发明提供了一种电容元件、电容器阵列和A/D转换器，该电容元件包括以同心形式交替布置在基板上或上方所设置的至少一个布线层中的第一电极和第二电极，第一电极和第二电极中的每一个均以闭环形式形成。 | ||||||
| 9 | DA变换装置以及声音系统 | CN201280044990.8 | 2012-08-23 | CN103828241B | 2016-08-31 | 鸟居纪宏; 堀井庆裕; 内田将史; 中塚淳二; 佐藤贵昭 |
| 在DA变换装置中，得到从对DA变换电路(15)的模拟输出信号进行频率解析的结果得到的高次谐波的失真的补正函数(g1(x))，根据输入数字信号值将基于所述补正函数(g1(x))设定的补正值预先存储在存储装置(20)中。非线性补正电路(21)根据从数字滤波器(10)输出的数字信号的值而从存储装置(20)读出对应的补正值，并送至减法器(20)。减法器(20)从由数字滤波器(10)输出的数字信号减去所述读出的补正值。 | ||||||
| 10 | 模拟-数字转换器、长期演进先进设备及信号转换方法 | CN201510916041.X | 2015-12-10 | CN105720984A | 2016-06-29 | 高宗恺 |
| 本发明实施例公开了模拟-数字转换器、长期演进先进设备及信号转换方法，其中，所述模拟-数字转换器将输入信号转换为输出信号，包括：第一模拟-数字转换电路，基于所述输入信号生成第一信号并另外输出所述第一模拟-数字转换电路的第一量化误差的特征信号；第二模拟-数字转换电路，基于所述输入信号和所述特征信号生成第二信号；以及输出合路器，合并所述第一信号和所述第二信号来生成所述输出信号。本发明实施例可减少输出信号中起因于第一模拟-数字转换电路的量化误差的量化误差因子。 | ||||||
| 11 | 多阶取样保持电路 | CN201210004416.1 | 2012-01-04 | CN103138762B | 2016-04-27 | 张钦富; 林光辉 |
| 本发明是有关于一种多阶取样保持电路，包括一第一取样保持电路，分次取样一感测信号并累加成一第一取样信号，并输出此第一取样信号；以及一第二取样保持电路，接收多个此第一取样信号并加总成一第二取样信号，藉此，当瞬间噪声使得某一(些)第一取样信号过饱和时，此第二取样信号并不会因此而过饱和，进而增加此多阶取样保持电路对噪声的容忍度。 | ||||||
| 12 | 比较电路 | CN201310067280.3 | 2013-03-04 | CN103368537B | 2016-04-13 | 许云翔 |
| 本发明提供一种比较电路，包括第一与第二比较器以及第一时间-数字比较器。第一比较器具有第一偏移电压，且对输入信号执行第一比较操作以产生第一比较信号。第二比较器具有第二偏移电压，且对输入信号执行第二比较操作以产生第二反相比较信号。第一偏移电压大于第二偏移电压。第一时间-数字比较器根据第一比较信号以及第二反相比较信号来产生第一判断信号以及第二判断信号。第一判断信号以及第二判断信号指示输入信号之电压是否大于第一中间电压。第一中间电压等于第一偏移电压与第二偏移电压之总和的一半。 | ||||||
| 13 | 电荷共享模拟计算电路系统及应用 | CN201180045990.5 | 2011-08-18 | CN103125071B | 2016-03-16 | E·内斯特勒; V·兹拉特科维奇; J·维纳蒂 |
| 一方面，在使用完全或很大程度上无源的电荷共享电路系统的方法中实现了离散时间模拟信号处理模块降低的功耗和/或电路面积，其中无源电荷共享电路系统在信号路径中可以包括不需要有源装置的可配置（例如，在构造好之后、在运行时）倍增缩放级。在一些例子中，倍增系数是数字表示的，并且被变换，以便配置所述可重新配置的电路系统，获得在期望的系数与电荷转移程度之间的线性关系。在一些例子中，多个相继的电荷共享阶段用于获得期望的倍增效果，提供系数的大动态范围，而不需要电容性元件相称的尺寸范围。所述缩放电路可以组合，以形成可配置的时间域或频率域滤波器。 | ||||||
| 14 | 对电流信号进行采样的电流模式电路及方法 | CN201210469757.6 | 2010-01-25 | CN103067011B | 2016-03-16 | 伊恩·朱斯欧·代迪克; 加文·朗伯斯·艾伦 |
| 本发明公开了采样。公开了被配置为由基本为正弦型的时钟信号驱动的电流模式时间交织采样电路。这种电路可被结合在ADC电路中，例如被结合作为IC芯片上的集成电路。所公开的电路无需离线就能够校准自身。 | ||||||
| 15 | 共享电容的积分电路与模拟转数字电路及其操作方法 | CN201210506731.4 | 2012-11-30 | CN103138759B | 2016-03-09 | 林柏全 |
| 本发明是有关于一种共享电容的积分电路与模拟转数字电路。该电路包含第一电容数组模块、第二电容数组模块、积分电路、以及模拟转数字逻辑电路。该第一电容数组模块与该第二电容数组模块各自包含多个电容元件。该积分电路以该第一或第二电容数组模块积分一个模拟信号。该模拟转数字逻辑电路用于由该第一或第二电容数组模块的信号转换成一个数字信号。在该模拟转数字逻辑电路由该第一电容数组模块的信号转换成该数字信号时,该积分电路是以该第二电容数组模块积分该模拟信号。在该模拟转数字逻辑电路由该第二电容数组模块的信号转换成该数字信号时，该积分电路是以该第一电容数组模块积分该模拟信号。 | ||||||
| 16 | 对电流信号进行采样的电流模式电路及方法 | CN201210469760.8 | 2010-01-25 | CN103067012B | 2016-02-24 | 伊恩·朱斯欧·代迪克; 加文·朗伯斯·艾伦 |
| 本发明公开了采样。公开了被配置为由基本为正弦型的时钟信号驱动的电流模式时间交织采样电路。这种电路可被结合在ADC电路中，例如被结合作为IC芯片上的集成电路。所公开的电路无需离线就能够校准自身。 | ||||||
| 17 | 正负取样保持电路 | CN201210008674.7 | 2012-01-12 | CN103138720B | 2016-01-06 | 张钦富; 林光辉 |
| 本发明是有关于一种正负取样保持电路，其包括：一运算放大器；一第一电容；一第二电容，与此第一电容并联且与此运算放大器形成一积分电路；以及多个放电开关，分别对应连接于此第一、第二电容的放电路径，控制此第一、第二电容同时对应输出一第一取样信号及一第二取样信号，其中此第一、第二取样信号大小相同且极性相反。藉此，本发明利用多个充电开关使得一取样保持电路的两个电容能够同时对一感测信号进行取样，从而使得两个电容的取样结果相等；并且利用多个放电开关使得取样保持电路的两个电容能够同时对应输出其正负取样保持结果。 | ||||||
| 18 | 混合信号集成电路装置中的模拟电路的自我自动校准 | CN200980140753.X | 2009-10-26 | CN102187571B | 2016-01-06 | 詹姆斯·B·诺兰; 库门·布莱克 |
| 模拟电路的自动校准在用户请求时及/或事件的发生时发生。用户可在需要时经由到混合信号集成电路的自动校准(ACAL)输入来调用自动校准。外部电压校准(VCAL)输入可用于将混合信号集成电路自动校准到用户供应的共用模式电压参考。也可在以下事件中的任何一者或一者以上发生后即刻起始混合信号集成电路的自动校准：1)检测到自动校准数据损坏，例如对以数字方式存储在混合信号集成电路中的自动校准数据值的奇偶校验；2)在可编程的超时周期之后导致校准请求的内部计时器；3)由温度传感器所确定的内部集成电路裸片温度的改变；及4)电源及/或内部电源电压的改变。 | ||||||
| 19 | 用于采样的电流模式电路和方法 | CN201210469779.2 | 2010-01-25 | CN103001639B | 2015-11-18 | 伊恩·朱斯欧·代迪克; 加文·朗伯斯·艾伦 |
| 本发明公开了采样。公开了被配置为由基本为正弦型的时钟信号驱动的电流模式时间交织采样电路。这种电路可被结合在ADC电路中，例如被结合作为IC芯片上的集成电路。所公开的电路无需离线就能够校准自身。 | ||||||
| 20 | 管线式模数转换器及其乘法数模转换器 | CN201510130508.8 | 2015-03-24 | CN104954019A | 2015-09-30 | 连原庆 |
| 本发明公开一种管线式模数转换器及其乘法数模转换器。所述乘法数模转换器包括运算放大器以及共享运算放大器的第一开关电容器网络及第二开关电容器网络，当第一开关电容器网络耦接到运算放大器时，运算放大器与第一电容式负载单元耦接，且当第一开关电容器网络从运算放大器断开时，第一电容式负载单元复位；当第二开关电容器网络耦接到运算放大器时，运算放大器与第二电容式负载单元耦接，且当第二开关电容器网络从运算放大器断开时，第二电容式负载单元复位。本发明能够有效地缩短管线式模数转换器的稳定时间。 | ||||||
QQ群二维码
意见反馈
意见反馈