| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 1 | 数字-模拟转换器以及数字-模拟转换装置 | CN201480018604.7 | 2014-03-19 | CN105075127B | 2017-10-20 | 中钵达也; 中西纯弥 |
| 本发明提供一种通过时间交叉DAC动作能够以比以往低的消耗电流实现ΔΣ的高OSR化的DA转换器。本发明的DA转换器的特征在于，具备：第一和第二模拟分段部，在该第一和第二模拟分段部中，采样电容组的多个电容元件在采样阶段与输入的数字信号的信号水平相应地分别被充电；以及运算部，其在积分阶段，根据第一或第二模拟分段部的采样电容组的各电容元件的充电电压来输出模拟信号，其中，在第一和第二模拟分段部中的一方的模拟分段部为采样阶段时，另一方的模拟分段部为积分阶段。 | ||||||
| 2 | 用于单片集成传感器的逐次逼近模数转换器 | CN201710316928.4 | 2017-05-09 | CN107231153A | 2017-10-03 | 陈晓明; 邱岳; 李松松; 张建伟 |
| 用于单片集成传感器的逐次逼近模数转换器，属于逐次逼近模数转换器领域，改进后的数模转换器DAC通过采用保持电路采取模拟输入信号，逻辑控制电路控制DAC的电容切换，模拟输入信号与DAC产生的基准电压经过比较器比较，比较的结果反馈至逻辑控制电路，并将该比较结果一位输出码储存至数据输出寄存器；逻辑控制电路控制DAC的电容切换，重复上述步骤，最终得到十位输出码储存至数据输出寄存器；其中DAC省去DAC阵列中的最高位电容，采用分段式电荷按比例缩放型结构。本发明的有益效果为DAC的电容面积节约50％；DAC电容阵列采用非平衡结构保证足够的线性度，抑制桥接电容中寄生电容的影响。DAC阵列的功耗随电容面积的减小而减小。 | ||||||
| 3 | 一种使用DC/DC转换器直接给高速ADC供电的方法 | CN201710564032.8 | 2017-07-12 | CN107196655A | 2017-09-22 | 刘莎莎; 吴欣延 |
| 本发明公开了一种使用DC/DC转换器直接给高速ADC供电的方法，它涉及到DC/DC转换器和高速中等精度（8‑10位）模拟数字转换器(ADC)。在不牺牲高速中等精度模拟数字转换器(ADC)性能的前提下，本发明去掉了低压差线形稳压器（LDO）和基准电压缓冲器，使用两个独立的DC/DC 转换器分别直接为模拟数字转换器(ADC)提供电源电压和基准电压。本发明消耗的功耗显著减小，系统的效率将显著提高。 | ||||||
| 4 | 无负载多级逐次逼近寄存器辅助的流水线式模数转换器 | CN201410529902.4 | 2014-10-09 | CN104320140B | 2017-05-31 | 骆智峯; 郑士源 |
| 本发明公开了一种多级逐次逼近寄存器(SAR)流水线式模数转换器(ADC)，其在两个开关电容网络之间有一个放大器，每个开关电容网络都由一个SAR控制。由于放大器增益，该放大器的负载电容被放大。该放大的负载电容会不成比例地增加功率消耗。在放大阶段，使用反馈开关，将第二级开关电容器的背极板连接到放大器输入，因此第二级开关电容器就连接在放大器的输入和输出之间，作为反馈电容器，而不是负载电容器。在重置阶段，重置开关驱动第二级开关电容器的两个极板接地，然后进入放大阶段。因此第二级开关电容器既作为反馈电容器又作为第二级SAR的开关电容器。因为在放大阶段没有单独的负载电容器，所以放大器功率降低了。 | ||||||
| 5 | AD转换电路和固体摄像装置 | CN201210192020.4 | 2012-06-11 | CN102832935B | 2017-05-24 | 萩原义雄 |
| 本发明提供AD转换电路和固体摄像装置。比较部（109）对作为AD转换对象的模拟信号和随着时间经过而增大或减小的参照信号进行比较，在参照信号相对于模拟信号满足规定条件的定时，结束比较处理。第1计数部（18），将规定频率的时钟信号作为计数时钟进行计数，输出计数值。锁存部（108）对从第1计数部（18）输出的计数值进行锁存。锁存控制部（105）在与比较处理结束相关的第1定时使锁存部（108）有效，在使第1定时延迟规定时间的第2定时使锁存部（108）执行锁存。 | ||||||
| 6 | 一种逐次逼近ADC电容阵列的低功耗高线性度切换方法 | CN201611161621.3 | 2016-12-15 | CN106685420A | 2017-05-17 | 佟星元 |
| 本发明公开了一种用于逐次逼近ADC电容阵列的低功耗高线性度切换方法，属逐次逼近ADC的超低功耗设计技术领域。该方法属于基于上极板采样的三基准(Vref、Vcm＝Vref/2及Gnd＝0)切换方法，因此，所对应的电容阵列规模相比传统结构能够减小75％。该方法采用了开关控制时序初始化、电容向下切换与向上切换合理结合的逻辑切换方式，在不考虑寄生电容的情况下，电容阵列转换能耗仅为传统结构的1.2％，在上极板寄生电容为单位电容10％、下极板寄生电容为单位电容15％的条件下，电容阵列转换能耗仅为传统结构的1.3％。此外，相比已有的切换方案，采用该方法实现的SAR ADC内部D/A转换结构在线性度方面有明显的改善。 | ||||||
| 7 | 列A/D转换器、列A/D转换方法、固态成像元件和相机系统 | CN201180020470.9 | 2011-04-22 | CN102845055B | 2016-06-01 | 岩城宏行 |
| 在此描述了具有模数转换器的固态成像器件以及模数转换方法。固态成像器件的示例包括列处理部分，其包括低级位锁存部分。低级位锁存部分接收来自比较器的比较器输出以及来自计数器的计数输出，并且低级位锁存部分锁存计数值。 | ||||||
| 8 | 信号转换电路及指纹识别系统 | CN201510685724.9 | 2015-10-21 | CN105281769A | 2016-01-27 | 谭波; 詹昶 |
| 本发明提供了一种信号转换电路及指纹识别系统，所述信号转换电路用来根据第一模拟信号产生第一数字信号，该信号转换电路包含有比较器及计数器，该比较器包含有：第一输入端，用来接收第一模拟信号；第二输入端，连接于参考电压产生器，用来接收参考电压；以及输出端，用来输出第二数字信号；计数器，连接于该输出端，用来产生第一数字信号。本发明提供的信号转换电路具有电路结构简单、电路面积小、成本低以及低功耗的优点。 | ||||||
| 9 | 高分辨率模数转换器 | CN201510162131.4 | 2015-04-08 | CN104980157A | 2015-10-14 | J·梅米希安 |
| 本发明涉及高分辨率模数转换器。所公开的系统、方法和装置涉及每级一位ADC。所述每级一位ADC在每一个级处提取一个或多个位并且产生残差，以使得后继类似或相同级可提取更多个位。所述ADC使用反射二进制输出码，以使得可通过观察输入的符号(例如，极性)来提取位。所述残差可通过整流输入，使所述输入乘以二，并且使所述输入电平移位半个跨度来生成。使用电容器和开关来实现所述残差的所述生成。这使所述ADC具有低的功率消耗和小的大小。 | ||||||
| 10 | 混合信号电路 | CN201410437686.0 | 2014-08-29 | CN104467855A | 2015-03-25 | 扬·朱索·德迪克; 约翰·詹姆斯·当松 |
| 公开了一种混合信号电路，该电路包括：ADC单元的阵列，被配置为以时间交织方式进行操作，并且每个ADC单元可在一系列时间窗中的每个时间窗内进行操作以将模拟输入值转换成对应的数字输出值，每个转换包括子转换操作的序列，序列的每个相继的子转换操作是通过在前的子转换操作的完成来触发的；以及控制器，其中：至少一个ADC单元可进行操作以用作报告ADC单元，并且针对一个或更多个被监视的所述转换中的每一个，指示子转换操作中的特定的子转换操作在所涉及的时间窗期间是否完成，并且控制器可操作用于考虑至少一个这样的指示并且根据该被考虑的指示或每个被考虑的指示来控制电路。 | ||||||
| 11 | 用于同步、重定时的模数转换的系统和方法 | CN200880111276.X | 2008-06-06 | CN101821951B | 2014-07-23 | 伊藤长秀; E·凯米拉; W·洛 |
| 本发明提供了用于模数转换的系统和方法。所披露的重定时的模数转换器包括第一和第二组次级交织器。第一组次级交织器包括具有同步于第一时钟相位的第一组比较器的第一次级交织器，以及具有同步于第二时钟相位的第二组比较器的第二次级交织器。第二组次级交织器包括具有同步于第三时钟相位的第三组比较器的第三次级交织器，以及具有同步于第四时钟相位的第四组比较器的第四次级交织器。全局交织器至少部分基于来自第二组次级交织器的输出来选择第一组比较器中的一个。 | ||||||
| 12 | 采样 | CN201010105439.2 | 2010-01-25 | CN101800553B | 2014-07-16 | 伊恩·朱斯欧·代迪克; 加文·朗伯斯·艾伦 |
| 本发明公开了采样。公开了被配置为由基本为正弦型的时钟信号驱动的电流模式时间交织采样电路。这种电路可被结合在ADC电路中，例如被结合作为IC芯片上的集成电路。所公开的电路无需离线就能够校准自身。 | ||||||
| 13 | 用于数据转换器中ISI缓解的切换方案 | CN201310595216.2 | 2013-11-22 | CN103840831A | 2014-06-04 | A·班德约帕得哈; P·A·巴金斯基 |
| 本公开涉及用于数据转换器中ISI缓解的切换方案。实施例可以提供一种用于缓解三电平单位元件ISI的切换方案。三电平单位元件可以包括第一电流源和第二电流源以及多个开关，所述多个开关被排列成在第一电流源与第二电流源之间形成三个电路支路。第一电路支路可以包括并联在第一电流源与第一输出端之间的两个开关和并联在第二电流源与第一输出端之间的两个开关。第二电路支路可以包括并联在第一电流源与第二输出端之间的两个开关和并联在第二电流源与第二输出端之间的两个开关。第三电路支路可以包括将第一电流源和第二电流源耦合到转储节点的开关。 | ||||||
| 14 | 折叠模数转换器 | CN201010153984.9 | 2010-04-20 | CN102142840B | 2014-03-19 | 崔志远; 郑仁宰; 金南帅 |
| 本发明公开了一种折叠模数转换器(ADC)。该折叠ADC包括产生多个参考电压的参考电压产生单元，包括多个折叠器的低功率模拟预处理单元，每个折叠器将模拟输入信号的电压电平与所述多个参考电压中的对应参考电压进行比较，以产生折叠输出差分对，对所述低功率模拟预处理单元的输出进行比较以输出数字信号的比较单元；以及将所述比较单元的输出转换为二进制码信号的编码单元。 | ||||||
| 15 | 用于基于锁存器的模数转换的系统和方法 | CN200880111277.4 | 2008-06-06 | CN101821952B | 2014-02-26 | E·凯米拉; 伊藤长秀; W·洛 |
| 本发明的各种实施例提供用于模数转换的系统和方法。例如，被公开的基于锁存器的模数转换器包括具有比较器组、选择器电路和锁存器的第一交织器。比较器组操作地将模拟输入与各个参考电压进行比较，以及同步于时钟相位。选择器电路操作地至少部分地基于选择器输入来选择比较器组中的一个比较器的输出。第一交织器输出得自于所选输出。锁存器接收来自第二交织器的第二交织器输出，以及在时钟相位被声明时是透明的。选择器输入包括锁存器的输出。 | ||||||
| 16 | 电荷域流水线模拟到数字转换器 | CN200880002327.5 | 2008-01-18 | CN101611547B | 2013-05-29 | M·P·安东尼; J·D·柯慈 |
| 一种使用能够用于模拟到数字(A/D)转换器与其他应用的金氧半(MOS)组桶式装置(BBDs)的组桶式型式电荷转移流水线的ADC实现方式。在其中的一个实施例中，控制电路提供电荷储存与电荷转移时序的独立控制。其他的设置通过利用一种“提升”电荷转移电路来提供高速与高精度(A/D)转换。其实现方式相比于其他电荷域方法，还能够通过使用一种锥形流水线实现较低的功率消耗与改进的分辨率，其中相比于前端，在后端流水线级中所要处理的电荷数量减少。其他实施例能够实现每级超过一个的判断阈值，从而支持每级的多位分辨率以及RSD型式A/D转换算法。 | ||||||
| 17 | 对电流信号进行采样的电流模式电路及方法 | CN201210469757.6 | 2010-01-25 | CN103067011A | 2013-04-24 | 伊恩·朱斯欧·代迪克; 加文·朗伯斯·艾伦 |
| 本发明公开了采样。公开了被配置为由基本为正弦型的时钟信号驱动的电流模式时间交织采样电路。这种电路可被结合在ADC电路中，例如被结合作为IC芯片上的集成电路。所公开的电路无需离线就能够校准自身。 | ||||||
| 18 | 管线式模数转换器 | CN200910140734.9 | 2009-05-13 | CN101783684B | 2013-03-27 | 周煜凯 |
| 一种管线式模数转换器。其中管线式ADC包含：至少一个MDAC，至少一个子ADC。其中MDAC包含：至少一个第一电容器；至少一个第二电容器；放大器，耦接于第一电容器与第二电容器；多个切换器，根据第一控制信号、第二控制信号与数字信号，控制两电容器之间的连接，在第一时期，第一电容器与第二电容器并联，而在第二时期，两者串联，切换器中的第一切换器由第一晶体管组成。而子ADC，用于根据第一控制信号与第二控制信号提供数字信号。本发明可以较低电路复杂度对数据进行较高分辨率转换，且电力消耗可减少而电路时钟分布可显著简化。 | ||||||
| 19 | AD转换电路和固体摄像装置 | CN201210192020.4 | 2012-06-11 | CN102832935A | 2012-12-19 | 萩原义雄 |
| 本发明提供AD转换电路和固体摄像装置。比较部（109）对作为AD转换对象的模拟信号和随着时间经过而增大或减小的参照信号进行比较，在参照信号相对于模拟信号满足规定条件的定时，结束比较处理。第1计数部（18），将规定频率的时钟信号作为计数时钟进行计数，输出计数值。锁存部（108）对从第1计数部（18）输出的计数值进行锁存。锁存控制部（105）在与比较处理结束相关的第1定时使锁存部（108）有效，在使第1定时延迟规定时间的第2定时使锁存部（108）执行锁存。 | ||||||
| 20 | 交织的流水线二进制搜索A/D转换器 | CN201080031210.7 | 2010-07-08 | CN102474262A | 2012-05-23 | B·韦布吕根 |
| 本发明涉及流水线的模拟-数字转换器，ADC，用于将模拟输入信号转换为数字信号，包括-多个比较装置，其具有用于与输入信号比较的可调谐阈值；所述给定阈值的至少两个是不同的，以及-多个放大电路，-其中所述多个比较装置被配置为形成等级树结构，所述等级树结构具有多个等级级别，其中所述等级级别的至少一个相关联于所述多个放大电路的至少一个放大电路，所述至少一个放大电路产生位于下一个等级级别处的至少一个比较装置的输入，以及-其中所述多个等级级别包括用于根据前一个等级级别的输出来设定所述可调谐阈值的装置，从而消除在先的等级级别的非线性失真。 | ||||||
QQ群二维码
意见反馈
意见反馈