디지털 데이터를 오버샘플링 디지털-아날로그 컨버터로 부호화하는 방법 및 장치

디지털 데이터를 오버샘플링 디지털-아날로그 컨버터로 부호화하는 방법 및 장치{METHOD AND APPARATUS FOR ENCODING DIGITAL DATA INTO AN OVERSAMPLING DIGITAL TO ANALOG CONVERTER}

일반적으로 본 발명의 실시예는 신호 처리를 위한 집적 회로에 관한 것으로, 더욱 상세하게는 오디오 신호용 디지털-아날로그 컨버터(DAC) 분야에 관한 것으로서, DAC에 대하여 오버샘플링을 수행하는 방법과 시스템을 제공하기 위한 것이다.

- 관련 출원에 대한 상호 참조 -

본 출원은 US 특허 제5,404,142호(1993.08.05 출원, "다중 비트 잡음을 성형하는 D/A 컨버터를 위한 데이터 방향성 스크램블러(Data-directed scrambler for multi-bit noise shaping D/A converters)", 아담스 외), US 특허 제7,079,063호 (2005. 04. 18 출원, "오버샘플 데이터 컨버터를 위한 3-레벨 논리 데이터를 셔플링하는 시스템 및 방법(System and method for tri-level logic data shuffling for oversampling data conversion)", 구엔 외), US 특허 제 4,467,316호 (1984. 08. 21 등록, "PCM 신호의 디지털/아날로그 컨버젼을 위한 범용화된 보간 방법(Generalized interpolative method for digital/analog conversion of PCM signals)", 뮤즈맨 외), US 특허 제7,079,063호 (2006. 07. 18 등록, "오버샘플링 데이터 컨버젼을 위한 3-레벨 논리 데이터를 셔플링하는 시스템 및 방법 (System and method for tri-level logic data shuffling for oversampling data conversion)", 구엔 외), US 특허 출원 공보 제2003/0103560호, (2003. 06. 05 공개, "디지털 인터폴레이션 필터 및 그 동작 방법, 부흐 외)등의 특허와 관련되며 그 내용을 참조한다.

전류 구동 DAC에서는, 스위치들을 통하여 전류를 감지 소자에 전달하여 흐르는 전류 량을 측정할 수 있다. 상기 스위치들은 아날로그로 변환되며 수로 표현되는 디지털 값에 의하여 구동되며, 감지된 전류의 양은 아날로그 값이 된다. 비트 수의 증가와 정밀도 요건이 증가함에 따라서, 구성 요소의 수가 지수 함수적으로 증가할 수 있다. 잡음 성형D/A 컨버터에서는, 종종 디지털 변조기에 의해 만들어지는 다량의 대역 외 잡음을 제거할 필요가 있다. 상기 잡음을 제거하기 위한 접근으로서, 양자화기가 디지털 워드를 1 비트 이상으로 트렁케이트(truncate)하는 다중 비트 잡음 성형기(noise shaper)가 이용된다. 그러나, 상기 다중 비트 디지털 신호를 아날로그 전압으로 변경하기 위하여 이용되는 DAC에서 아날로그 출력 시 선형 에러가 야기될 수 있다. 상기 선형 에러들을 최소화시키기 위하여 “스크램블링(scrambling)” 기술들을 다중 비트 잡음 성형기와 함께 이용되는 방법들이 제시되어 왔다. 상기 “스크램블링” 장치들은 잡음 성형기의 다중 비트 출력들이 모든 비트가 동일하게 가중되는 “써모미터 코드(thermometercode)”로 변환될 것을 요구한다. 임의의 써모미터 코드에서는, N 비트 디지털 데이터가 0과 1의 K=2N로 표현된다. 예를 들어, 상기 써모미터 코드로 변환되는5 비트 이진 코드는 동일한 가중치를 갖는 31 비트를 요구한다. (“전 비트 오프(all bits off)”상태에서는 출력 비트가 필요하지 않다). 입력 넘버가 “11”이라면, 상기 써모미터 코드에서 하위 11 비트는 “1”로 설정되어 있으며, 상위 20 비트는 “0”으로 설정되어 있을 수 있다.

상기 써모미터 코드가 DAC 설계 시 널리 이용되지만 다수의 비트를 요구하는 단점이 있다. 상술한 바와 같이, N-비트 디지털 데이터는 K=2 ^N 개의 이진 비트로 표현된다. DAC 집적 회로는 다수의 신호 처리 회로 블록들을 포함하며, 상기 DAC의 칩 영역은 비트 수 및 해당 신호 처리 소자의 수가 증가함에 따라서 지수적으로 확장될 수 있다. 오버샘플링 기술이 회로에서 이용되는 경우 복잡도가 더욱 심화되고, 나아가 비트 및 회로 구성요소 수의 증가를 야기한다.

본 발명의 실시예는 오버샘플링 DAC에서 디지털 데이터를 부호화할 수 있는 개선된 방법과 장치를 제공한다. 여기에서 N-비트 디지털 데이터(20)는 기존의 DAC에서의 2N 이진 비트 대신에 K=2(N-1) 비트와 부호 비트로 표현될 수 있다. 결과적으로 데이터 비트의 총수와 해당 처리 장치의 총 수는 일반적으로 줄어든다. 집적회로의 다이 영역 크기 및 비용, 회로의 복잡도, 및 성능이 줄어들 수 있다. 실시예에 따르면, 오버샘플링 DAC는 다수의 선택적인 단일 소자들을 포함하도록 구성되는데, 그 이유는 디지털 동적 소자 매칭 패턴이 적용되어 소자의 매스매칭(mismatching)시 오디오 충격을 감소시킬 수 있기 때문이다.

실시예에 따르면, M과 N은 정수이고 N은 M보다크며, M 비트 이진 데이터를 오버샘플링하여 N 비트 오버샘플링된 이진 데이터를 제공하는 단계, 상기 N 비트 오버샘플링된 이진 데이터를 부호화하여 2 ^(N-1) 비트 써모미터 코드 데이터 및 부호 비트를 제공하는 단계, 상기 2 ^(N-1) 비트 써모미터 코드 데이터에 대하여 셔플링을 수행하여 2 ^(N-1) 비트 셔플 데이터를 제공하는 단계, 상기 2 ^(N-1) 비트 셔플 데이터 및 상기 부호 비트를 아날로그 출력 신호로 변환하는 단계, 및 상기 아날로그 출력 신호에 대하여 스무딩을 수행하여 스무딩된 아날로그 출력 신호를 제공하는 단계를 포함하는 것을 특징으로 하는 디지털-아날로그 컨버터(DAC)에 대하여 오버샘플링을 수행하는 방법이 제공된다.

상술한 방법의 일 실시예에 따르면, 상기 N 비트 오버샘플링된 이진 데이터를 부호화하는 단계는 상기 N 비트 오버샘플링된 데이터 중 하위 (N-1) 비트를 2 ^(N-1) 비트의 써모미터 코드 데이터로 부호화하는 단계, 및 상기 N 비트 오버샘플링 데이터 중 최상위 비트를 부호 비트로 처리하는 단계를 포함한다. 일 실시예에 따르면, 상기 2 ^(N-1) 비트 써모미터 코드 데이터에 대하여 셔플링을 수행하는 단계는 미스매치 에러를 대역 외 주파수 영역으로 성형하는 단계를 포함한다.

일 실시예에 따르면, M 비트 이진 데이터를 수신하여 N 비트 오버샘플링된 이진 데이터를 제공하며, M과 N은 정수이며, N은 M보다 큰 디지털 인터폴레이션 필터를 포함하는 것을 특징으로 하는 디지털-아날로그 컨버터(DAC)에 대하여 오버샘플링을 수행하는 시스템을 제공한다. 상기 시스템은 상기 디지털 인터폴레이션 필터에 결합되어 상기 N 비트 오버샘플링된 이진 데이터를 수신하며 2 ^(N-1) 비트 써모미터 코드 데이터 및 부호 비트를 제공하는 써모미터 부호화기를 포함한다. 또한 상기 시스템은 상기 써모미터 부호화기에 결합되어 상기 2 ^(N-1) 비트 써모미터 코드 데이터 및 부호 비트를 수신하여 2 ^(N-1) 비트 셔플 데이터 및 상기 부호 비트를 제공하는 랜덤 데이터 셔플러 및 상기 랜덤 데이터 셔플러에 결합되는 다수의 디지털-아날로그 변환 소자를 포함하며 상기 2 ^(N-1) 비트 셔플 데이터 및 상기 부호 비트를 수신하여 아날로그 출력 신호를 제공하는 디지털-아날로그 컨버터 및 디지털-아날로그 컨버터에 결합되어 상기 아날로그 출력 신호를 수신하여 스무딩된 아날로그 출력 신호를 제공하는 스무딩 필터를 포함한다.

일 실시예에서, 상기 디지털 인터폴레이션 필터는 저대역 통과 필터를 포함한다. 일 실시예에서, 상기 써모미터 부호화기는 상기 N 비트 오버샘플링된 데이터 중 하위 (N-1) 비트를 2 ^(N-1) 비트의 써모미터 코드 데이터로 부호화하고 상기 N 비트 오버샘플링 데이터 중 최상위 비트를 부호 비트로 처리되도록 구성된다. 일 실시예에서, 상기 랜덤 데이터 셔플러는 미스매치 에러를 대역 외 주파수 영역으로 성형한다. 일 실시예에서, 상기 디지털-아날로그 컨버터(DAC)는 2 ^(N-1) 비트 DAC 부재들을 포함한다. 일 실시예에서, 상기 DAC는 다수의 레벨 쉬프터를 포함한다. 일 실시예에서, 상기 DAC는 2 ^N 비트 DAC 부재들을 활성화시키도록 구성된다. 일 실시예에 따르면, 상기 DAC는 상기 2 ^(N-1) 비트 DAC 부재들을 활성화시키도록 구성되며, 상기 부호 비트에 응답하는 신호 변환 회로를 포함한다. 상기 스무딩 필터는 복수의 저역 통과 필터들을 포함한다.

일 실시예에 따르면, 디지털-아날로그 컨버터(DAC)에 대하여 오버샘플링하는 방법이 제공된다. 상기 방법은 다음과 같이 간단하게 요약될 수 있다.

디지털 인터폴레이션 필터에서 M과 N은 정수이고 N은 M보다크며, M 비트 이진 데이터를 수신하여 N 비트 오버샘플링된 이진 데이터를 제공한다.

써모미터 부호화기에서, 상기 N 비트 오버샘플링된 이진 데이터를 수신하여 2 ^(N-1) 비트 써모미터 코드 데이터 및 부호 비트를 제공한다.

랜덤 데이터 셔플러에서 상기 2 ^(N-1) 비트 써모미터 코드 데이터 및 상기 부호 비트를 수신하여 2 ^(N-1) 비트 셔플 데이터 및 상기 부호 비트를 제공한다.

디지털-아날로그 컨버터(DAC)에서 상기 2 ^(N-1) 비트 셔플 데이터 및 상기 부호 비트를 수신하여 아날로그 출력 신호를 제공한다.

스무딩 필터에서 상기 아날로그 출력 신호를 수신하여 스무딩된 아날로그 출력 신호를 제공한다.

실시예에 따른 상기 방법에 따르면, 상기 디지털 인터폴레이션 필터는 저대역 통과 필터를 포함한다. 일 실시예에서, 상기 써모미터 부호화기는 상기 N 비트 오버샘플링된 데이터 중 하위 (N-1) 비트를 2 ^(N-1) 비트의 써모미터 코드 데이터로 부호화하고 상기 N 비트 오버샘플링 데이터 중 최상위 비트를 부호 비트로 처리되도록 구성된다. 일 실시예에서, 상기 랜덤 데이터 셔플러는 미스매치 에러를 대역 외 주파수 영역으로 성형하도록 구성된다. 일 실시예에서, 상기 디지털-아날로그 컨버터(DAC)는 2 ^(N-1) 비트 DAC 부재들을 포함한다. 일 실시예에서, 상기 DAC는 다수의 레벨 쉬프터를 포함한다. 일 실시예에서, 상기 DAC는 2 ^N 비트 DAC 부재들을 활성화시킨다. 일 실시예에서, 상기 DAC는 상기 2 ^(N-1) 비트 DAC 부재들을 활성화시키도록 구성되며, 상기 부호 비트에 응답하는 신호 변환 회로를 포함한다. 일 실시예에서, 상기 스무딩 필터는 복수의 저대역 통과 필터들을 포함한다.

본 발명의 특징과 이점이 명세서의 나머지 부분과 첨부된 도면을 참조하여 더욱 깊이 이해될 수 있다.

본 발명의 실시예에 따르면, N-비트 디지털 데이터(20)는 기존의 DAC에서의 2N 이진 비트 대신에 K=2(N-1) 비트와 부호 비트로 표현될 수 있고, 결과적으로 데이터 비트의 총수와 해당 처리 장치의 총 수는 일반적으로 줄어든 오버샘플링 DAC에서 디지털 데이터를 부호화할 수 있는 개선된 방법과 장치가 제공될 수 있다. 또한, 본 발명의 실시예에 따르면, 집적회로의 다이 영역 크기 및 비용, 회로의 복잡도, 및 성능이 줄어들 수 있다.

도 1은 본 발명의 일 실시예에 따른 아날로그 컨버터 (DAC) 시스템을 간략하게 도시한 블록 다이어 그램이다.
도 2는 본 발명의 다른 실시예에 따른 아날로그 컨버터 (DAC) 시스템을 간략하게 도시한 블록 다이어 그램이다.
도 3a는 본 발명의 일 실시예에 따른 써모미터 부호화기를 간략하게 도시한 블록 다이어 그램이다.
도 3b는 본 발명의 다른 실시예에 따른 써모미터 부호화기를 간략히 도시한 블록 다이어그램이다.
도 4는 본 발명의 다른 실시예에 따른 디지털 아날로그 컨버터(DAC)에서 디지털 데이터를 처리하는 방법을 도시한 순서도이다.
도 5는 본 발명의 또 다른 실시예에 따른 DAC에서 디지털 데이터를 처리하는 방법을 도시한 순서도이다.

도 1은 본 발명의 일 실시예에 따른 디지털-아날로그 컨버터(DAC) 시스템(100)을 간략하게 도시한 블록 다이어 그램이다. 디지털 신호 처리에서, 대역 제한 신호는 가장 높은 신호 주파수의 두 배가 되는 나이퀴스트 레이트(Nyquist rate)로 샘플링되면 이론적으로 복원될 수 있다. 오버샘플링은 나이퀴스트 레이트보다 높은 샘플링 주파수를 가진 신호를 샘플링 하는 프로세스이다. 상기 오버샘플링은 안티 에일리어징 필터 성능 요구 조건(anti-aliasing filter performance requirements)을 완화시켜 해상도(resolution)를 개선시키며, 잡음을 감소시키고, 에일리어징(aliasing) 및 위상 왜곡을 피할 수 있게 해주는 것으로 알려져 있다. 신호가 나이퀴스트 레이트의 k배로 샘플링 되면 k인자만큼 오버샘플링된다. 여기에서 k는 오버샘플링 비율(OSR)로서 알려져 있다. 도 1에 도시된 바와 같이, 오디오 데이터와 같은 디지털 데이터는 Fs의 샘플링 레이트로 디지털 인터폴레이션 필터(110)에 입력된다. 상기 디지털 인터폴레이션 필터(110)는 Fs × OSR의 샘플링 레이트로 데이터를 필터링하고 업 샘플링하여 N 비트 데이터를 발생시킨다. 상기 N 비트 데이터는 써모미터 부호화기(120)에서 2 ^N 비트 써모미터 코드로 변환된다. 그 다음 의사 랜덤 데이터 셔플러(pseudo random data shuffler; 130)는 데이터 셔플(Data shuffle)을 상기 써모미터 코드에 인가하여 DAC(140)내에서 소자들이 매스매칭되는 효과를 완화시킬 수 있다. 상기 DAC의 이산 출력 샘플들은 스무딩 필터(150)에 의하여 필터링되어 Fs × OSR에서 대역 외 잡음을 제거한다. 일반적으로 상기 아날로그 스무딩 필터는 대형 커패시터로 인해 상당한 집적 회로 다이 영역을 요구한다. 상기 스무딩 필터의 다이 영역을 줄이기 위하여, 비트 수 N을 증가시켜 상기 DAC의 이산 샘플의 스텝 크기를 줄일 수 있다. 그러나 이것은 DAC의 크기, 써모미터 부호화기, 및 의사 랜덤 데이터 셔플러의 크기를 증가시킨다. 또한 상기 DAC 및 의사 랜덤 데이터 셔플러 사이의 인터페이스는 전형적으로 디지털 및 아날로그 파워 사이의 파워 도메인 경계를 지나간다. 따라서, 레벨 쉬프터(level shifter)와 주요 라우팅(significant routing)이 상기 인터페이스에 존재하며, 그들의 크기와 복잡도 또한 20비트 수 만큼 증가한다.

이하에서 설명하는 바와 같이, 본 발명의 실시예에 따르면, 디지털 데이터를 오버샘플링 DAC 부호화할 수 있는 개선된 방법 및 장치가 제공된다. N 비트 수 및 영역 충격을 줄이기 위하여 상기 써모미터 부호화, 의사 랜덤 데이터 셔플러, 및 DAC에 대한 인터페이스의 복잡도를 줄이기 위한 기술이 채용되었다.

도 2는 본 발명의 다른 실시예에 따른 아날로그 컨버터 (200) 시스템을 간략하게 도시한 블록 다이어 그램이다. 도 2에서 도시한 실시예에 따르면, 시스템(200)은 디지털 데이터를 오버샘플링 DAC로 부호하기 위한 것이다. 전류 구동 DAC에서는, 스위치를 이용하여 전류를 감지 소자로 흐르게 하여 전류 량을 측정한다. 상기 스위치는 아날로그로 전환될 넘버를 나타내는 디지털 값에 의하여 구동되며, 감지된 전류 량은 아날로그 값이 된다. 디지털 값을 변환할 때, 임의의 스위치는 개방되고, 다른 스위치는 닫히며, 글리치(glitch)가 출력에서 발생될 수 있다. 스위칭 미스매칭과 글리치를 줄이기 위하여, 써모미터 코드가 주로 이용된다. 그러나 써모미터 코드는 데이터 표현을 위해 다수의 비트 수를 요구한다. 실시예에서, 써모미터 코드 DAC는 DAC출력의 가능한 값 각각에 대하여 동일한 저항 또는 전류원 세그먼트(current source segment)를 갖는다. 상기 써모미터 코드 DAC는 빠르고 높은 정확도의 구조를 갖지만 원하는 성능을 달성하기 위해서는 높은 비용이 요구된다. 예를 들어, 8 비트 써모미터 DAC는 256 세그먼트를 갖고, 16 비트 써모미터 DAC는 65,536 세그먼트를 갖는다.

본 발명의 실시예는 부품 수와 비용이 줄어든 오버샘플링 DAC를 제공한다. 일 실시예에서, 도 2에 도시된 바와 같이, 디지털 오디오 데이터(201), 예를 들어 M 비트 이진 데이터는 Fs의 샘플링 레이트로 시스템의 디지털 인터폴레이션 필터(210)에 입력된다. 인터폴레이션 필터(210)는 상기 데이터를 필터링하고 Fs × OSR로 업 샘플링(up sampling)하여 N 비트 이진 데이터를 생성한다. 여기에서, M 및 N은 정수이며, N은 M보다 크다. 그 다음, 본 실시예에 따르면, 상기 N 비트 데이터는 써모미터 부호화기(220)에서 써모미터 코드(222) 2 ^(N-1) 비트와 부호 비트(224)로 변환된다. 의사 랜덤 데이터 셔플러(230)는 데이터 셔플(data shuffle)을 써모미터 코드에 적용하여 2 ^(N-1) 비트의 데이터(232) 및 부호 비트(234)를 DAC(240)에 제공한다. 상기 데이터 셔플(20)은 DAC(240)의 미스매치를 완화시켜 준다. Fs × OSR로 대역 외 잡음을 제거하기 위하여 상기 DAC의 이산 출력 샘플(242)을 스무딩 필터(250)에 의해 필터링하여 아날로그 오디오 출력 데이터(252)를 제공한다.

시스템(200)에서, 디지털 인터폴레이션 필터(210)는 M 비트 이진 데이터(201)를 수신하고 N 비트 오버샘플링된 이진 데이터(212)를 제공하도록 구성된다. 본 명세서에서 사용된 바와 같이, M과 N은 정수이며, N은 M보다 크다. 상기 디지털 인터폴레이션 필터를 채용하는 오버샘플링은 공지된 디지털 신호 처리 기술을 통하여 구현될 수 있다. 본 발명에 따르면, 상기 디지털 인터폴레이션 필터는 논리 회로 소자, 소프트웨어 기술, 또는 이들의 조합을 통하여 구현될 수 있다. 일 실시예에서, 정수 인자(L), 즉 오버샘플링 비율(oversampling ratio, OSR)에 의한 인터폴레이션은 2 단계 과정, 즉 Ll 개의 '0'으로 구분되는 오리지널 샘플(x[n])을 포함하는 시퀀스(x―L[n])를 생성하는 단계 및 저대역 통과 필터(low-pass filter)를 이용하여 불연속성을 제거하여 상기 '0'을 대체하는 단계를 포함할 수 있다. 본 출원서에서, 상기 필터를 인터폴레이션 필터라 한다. 예에서, X(f)는 임의의 함수 x(t)의 푸리에 변환 함수이고, 상기 함수 x(t)를 T의 간격으로 샘플링하면 상기 함수 x(t)는 시퀀스 x[n]이 된다. 시퀀스 x[n]에 대하여 이산 시간 푸리에 변환(discrete time Fourier transform, DTFT)을 수행하면 X(f)의 주기적인 합의 푸리에 급수로 표현된다.

수학식

수학식에서, T 및 f는 각각 초와 헤르츠의 단위를 갖는다. L배 빠른 샘플링(T/L의 간격으로의 샘플링)은 L의 인자만큼 주기성을 증가시킨다.

예를 들어, 디지털 인터폴레이션 필터의 예가 US 특허 제4,467,316호 (1984. 08. 21 등록, "PCM 신호의 디지털/아날로그 컨버젼을 위한 범용화된 보간 방법(Generalized Interpolative Method for Digital/analog Conversion of PCM Signals)", 뮤즈맨 외), US 특허 제7,079,063호 (2006. 07. 18 등록, "오버샘플링 데이터 컨버젼을 위한 3-레벨 논리 데이터를 셔플링하는 시스템 및 방법 (System and Method for Tri-level Logic Data Shuffling for Oversampling Data Conversion)", 구엔 외), US 특허 출원 공보 제2003/0103560호, (2003. 06. 05 공개, "디지털 인터폴레이션 필터 및 그 동작 방법, 부흐 외)에 개시되어 있다. 상기 참조문헌의 예는 본 명세서에서 참조된다.

상술한 바와 같이, 시스템(200)은 디지털 인터폴레이션 필터(210)에 결합되어 N 비트 오버샘플링된 이진 데이터(212)를 수신하며 써모미터 코드(222) 2 ^(N-1) 비트와 부호 비트(224)를 제공하는 써모미터 부호화기(220)를 포함한다. 일 실시예에서는, 상기 써모미터 부호화기(220)는 N 비트 오버샘플링된 데이터 중 하위 (N-1) 비트를 2 ^(N-1) 비트의 써모미터 코드 데이터로 부호화하고 상기 N 비트 오버샘플링 데이터 중 최상위 비트를 부호 비트로 처리한다. 실시예에 따르면, 상기 써모미터 부호화기는 논리 회로 소자, 소프트웨어 기술, 또는 이들의 조합을 통하여 구현될 수 있다.

도 3a는 본 발명의 일 실시예에 따른 써모미터 부호화기를 간략하게 도시한 블록 다이어 그램이다. 본 예에서, N=4 이고, 4 비트 이진 수 B3, B2, Bl, BO는 부호 비트 B3와 세 개의 데이트 비트 B2, Bl, 및 BO를 포함함으로써 이루어질 수 있다. 이 경우 부호 비트는 최상위 비트 B3이다. 상기 세 개의 데이터 비트 B2, Bl, 및 BO는 T8, T7, T6, T5, T4, T3, T2, 및 Tl로 표현되는 8 비트 써모미터 코드로 변환된다. 여기에서, 상기 써모미터 코드 각각은 '0' 또는 '1'의 값을 갖는다. 도 3a에서 도시된 바와 같이, 상기 써모미터 부호화기(300)는 8 개의 AND 게이트(301 내지 308)와 7 개의 OR 게이트(311 내지 317)를 포함한다. 또한 상기 써모미터 부호화기(300)는 세 개의 인버터(321 내지 323)를 포함하여 데이터 비트 B2, Bl, 및 BO의 역치(inverse value)를 제공한다. 물론, 도3a에 도시된 상기 써모미터 부호화기(300)는 단지 예시이며, 다양한 써모미터 부호화기가 실시예에 따라서 이용될 수 있다.

표 1은 도 3a에 도시된 상기 써모미터 부호화기(300)에 대한 3 비트 이진 입력 데이터 B2-B0 값에 대한 8 비트 써모미터 코드 T8-T1를 도시한다.

도 3b는 본 발명의 다른 실시예에 따른 써모미터 부호화기를 간략히 도시한 블록 다이어그램이다. 써모미터 부호화기(350)에서, N=3이며, 3 비트 이진 수 B2, Bl, 및 BO가 부호 비트B2 및 두 개의 데이터 비트 Bl 및 BO를 포함하여 구성된다. 이 경우 부호 비트는 최상위 비트 B2이다. 상기 두 개의 데이터 비트 Bl 및 BO는, T4, T3, T2, 및 Tl로 표현되는 4비트 써모미터 코드로 변환된다. 여기에서, 상기 써모미터 코드 각각은 '0' 또는 '1'이다. 도 3b에서 도시된 바와 같이, 상기 써모미터 부호화기(350)는 4 개의 AND 게이트(305 내지 308)와 3 개의 OR게이트(315 내지 317)를 포함한다. 또한, 상기 써모미터 부호화기(350)는 두 개의 인버터(322 내지 323)를 포함하여 데이터 비트 Bl 및 BO의 역치(inverse value)를 제공한다. 상기 써모미터 부호화기(350)의 동작은 도3a에 도시된 상기 써모미터 부호화기(300)의 동작과 유사하다.

시스템(200)은 상기 써모미터 부호화기에 결합되어 2 ^(N-1) 비트 써모미터 코드 데이터(222) 및 부호 비트(224)를 수신하여 2 ^(N-1) 비트 셔플 데이터(232) 및 부호 비트(234)를 제공하는 랜덤 데이터 셔플러(230)을 포함한다. 임의의 실시예에서, 상기 셔플러는 미스매치 에러를 대역 주파수 영역내로 성형한다. 상기 데이터 셔플은 공지된 기술을 이용하여 구현될 수 있다.

상기 시스템(200)은 상기 랜덤 데이터 셔플러(230)에 결합되는 다수의 DAC 소자를 포함하며 2 ^(N-1) 비트 셔플 데이터(232) 및 부호 비트(234)를 수신하여 아날로그 출력 신호를 제공하는 DAC(240)을 더 포함한다. 상기 DAC 소자는 전환된 전류원(switched current source), 전환된 커패시터, 및 전환된 저항 소자를 포함할 수 있다. 상기 DAC는 공지된 회로 기술을 이용하여 구현될 수 있다. 일 실시예에서, 상기 DAC는 2 ^(N-1) DAC소자를 활성화시키도록 구성되며, 또한 상기 부호 비트에 응답하는 신호 변환 회로를 구비한다.

또한, 시스템(200)은 DAC에 결합되어 아날로그 출력 신호(242)를 수신하여 스무딩된 아날로그 출력 신호(252)를 제공하는 스무딩 필터(250)를 포함한다. 일 실시예에서, DAC 이산 출력 샘플은 Fs × OSR로 대역 외 잡음을 제거하기 위하여 스무딩 필터에 의하여 필터링된다. 일반적으로 상기 아날로그 스무딩 필터는 대형 커패시터에 의하여 대형 다이 영역을 요구한다. 본 발명의 실시예에 따르면 구성요소의 수 및 장치의 다이 영역을 일반적으로 줄일 수 있다. 상기 스무딩 필터는 공지된 회로 기술을 이용하여 구현될 수 있다. 일 실시예에서, 상기 스무딩 필터(5)는 복수의 저대역 통과 필터들을 포함한다.

US 특허 제5,404,142호(1993.08.05 출원, "다중 비트 잡음을 성형하는 D/A 컨버터를 위한 데이터 방향성 스크램블러(Data-directed scrambler for multi-bit noise shaping D/A converters)", 아담스 외), US 특허 제7,079,063호 (2005. 04. 18 출원, "오버샘플 데이터 컨버터를 위한 3-레벨 논리 데이터를 셔플링하는 시스템 및 방법(System and method for tri-level logic data shuffling for oversampling data conversion)", 구엔 외)이 개시되어 있다. 이들 특허는 본 명세서에서 전체적으로 참조된다.

스무딩 필터 영역을 감소시키기 위하여, 상기 DAC 이산 샘플의 스텝 크기는 비트 수 N을 증가시킴으로써 감소시킬 수 있지만 DAC, 써모미터 부호화기, 및 의사 랜덤 데이털 셔플러를 증가시킨다. 또한 상기 DAC 및 의사 랜덤 데이터 셔플러 사이의 인터페이스는 전형적으로 디지털 및 아날로그 파워 사이의 파워 도메인 경계를 지나간다. 따라서, 레벨 쉬프터(level shifter)와 주요 라우팅(significant routing)이 상기 인터페이스에 존재한다.

도 2에 도시된 바와 같이, 2N 비트 써모미터 부호화기는 2 ^(N-1) 비트 부호화기 및 부호 비트로 대체된다. 이 경우 부호 비트를 추가하는 것을 제외하고는 2의 인자에 의하여 요구되는 전체 비트 수를 감소시킬 수 있다. 예를 들어, N=5인 경우 64개의 써모미터 비트는 32와 부호 비트를 포함하여 총 33개가 된다. 상기 의사 랜덤 데이터 셔플러는 또한 2 ^(N-1) 비트로 줄어들 수 있는 반면 그 동작 시 발생되는 고유의 딜레이 또한 부호 비트에 인가되어 데이터와 위상을 유지시킬 수 있도록 한다. 상기 DAC에 대한 인터페이스는 1+2 ^(N-1) 신호 및 레벨 쉬프터로 줄어들 수 있다. 상기 DAC 내에서, 상기 데이터는 변환되어 2 ^N 개의 소자와 신호 비트를 이용하여 신호 반전을 겪는 2 ^(N-1) 개의 소자를 활성화시킨다.

도 4는 본 발명의 다른 실시예에 따른 디지털 아날로그 컨버터(DAC)에서 디지털 데이터를 처리하는 방법을 도시한 순서도이다. 도 4에서 도시된 바와 같이, 상기 순서도는 디지털데이터를 오버샘플링 DAC에서 부호화하는 방법(400)을 도시한다. 상기 방법은 다음과 같이 간략히 요약될 수 있다.

단계 410: 디지털 인터폴레이션 필터에서 M 비트 이진 데이터를 수신한다.

단계 420: N 비트 오버 샘플된 이진 데이터를 제공한다. 이 경우 M과 N은 정수 이며, N은 M보다 크다.

단계 430: 써모미터 부호화기에서N비트 오버샘플링된 이진 데이터를 수신한다.

단계440: 2 ^(N-1) 비트 써모미터 코드 데이터 및 부호 비트를 제공한다.

단계 450: 2 ^(N-1) 비트 써모미터 코드 데이터 및 부호 비트를 랜덤 데이터 셔플러에서 수신한다.

단계 460: 2 ^(N-1) 비트 셔플 데이터 및 부호 비트를 제공한다.

단계 470: DAC에서 2 ^(N-1) 비트 셔플 데이터 및 부호 비트를 수신한다.

단계 480: 아날로그 출력 신호를 제공한다

단계 490: 스무딩 필터에서 아날로그 출력 신호를 수신하고 스무딩된 아날로그 출력 신호를 제공한다.

상술한 바와 같이, 상기 방법(400)은 도 2내지 3b에서 도시된 시스템(200)을 이용하여 수행될 수 있으며 첨부된 문서에서 기술되어 있다. 도 2 내지 3b를 참조하면, 상기 방법(400)은 다음과 같이 기술될 수 있다. 단계(410)에서, M 비트 이진 데이터가 디지털 인터폴레이션 필터(210)에서 수신된다. 단계(420)에서, 디지털 인터폴레이션 필터(210)는 N 비트 오버샘플링된 이진 데이터(212)를 제공하며, M과 N은 정수이며, N은 M보다 크다. 단계(430)에서, N 비트 오버샘플링된 이진 데이터는 써모미터 부호화기(220)에서 수신된다. 단계(440)에서, 상기 써모미터 부호화기(220)은 2 ^(N-1) 비트 써모미터 코드 데이터(222) 및 부호 비트(224)를 제공한다. 단계(450)에서, 2 ^(N-1) 비트 써모미터 코드 데이터(222) 및 부호 비트(224)는 상기 랜덤 데이터 셔플러(230)에서 수신된다. 단계(460)에서 상기 랜덤 데이터 셔플러(230)는 2 ^(N-1) 비트 셔플 데이터(232) 및 부호 비트(234)를 제공한다. 단계(470)에서 상기 2 ^(N-1) 비트 셔플 데이터 및 부호 비트는 DAC(240)에서 수신된다. 단계(480)에서 DAC(240)는 아날로그 출력 신호(242)를 제공한다. 단계(490)에서, 스무딩 필터(250)는 아날로그 출력 신호(242)를 수신하며, 스무딩된 아날로그 출력 신호(252)를 제공한다.

실시예에 따른 방법(400)에서 상기 디지털 인터폴레이션 필터는 저대역 필터를 포함한다. 실시예에서, 상기 써모미터 부호화기는 N 비트 오버샘플링된 데이터 중 하위 (N-1) 비트를 2 ^(N-1) 비트의 써모미터 코드 데이터로 부호화하고 상기 N 비트 오버샘플링 데이터 중 최상위 비트를 부호 비트로 처리되도록 구성된다. 실시예에서, 상기 랜덤 데이터 셔플러는 미스매치 에러를 대역 외 주파수 영역 내로 성형하도록 구성된다. 실시예에서, 상기 DAC는 2 ^(N-1) 개의AC 소자를 포함한다. 실시예에서, 상기 DAC는 복수의 레벨 쉬프터를 더 포함한다. 실시예에서, 상기 DAC는 2 ^N 개의 디지털-아날로그 변환 소자들을 활성화시키도록 구성된다. 실시예에서, 상기 DAC는 2 ^(N-1) 개의 디지털-아날로그 변환 소자들을 활성화시키도록 구성되며, 상기 DAC는 상기 부호 비트에 응답하여 신호 변환 신호를 포함한다. 실시예에서 스무딩 필터는 복수의 저대역 필터를 포함한다.

도 5는 본 발명의 다른 실시예에 따른 DAC에서의 디지털 데이터를 처리하는 방법을 도시한 순서도이다. 오버샘플링 DAC에서 데이터를 부호화 하는 방법은 다음과 같이 요약될 수 있다.

단계 510: M 비트 이진 데이터를 오버샘플링하여 N 비트 오버샘플링된 이진 데이터를 제공한다. 여기에서, M과 N은 정수이며, N은 M보다 크다.

단계 520: N비트 오버샘플링된 이진데이터를 부호화하여 2 ^(N-1) 비트 써모미터 코드 데이터 및 부호 비트를 제공한다.

단계 530: 2 ^(N-1) 비트 써모미터 코드 데이터를 셔플하여 2 ^(N-1) 비트 셔플 데이터 및 부호 비트를 제공한다.

단계 540: 2 ^(N-1) 비트 셔플 데이터 및 부호 비트를 아날로그 출력 신호로 변환한다.

단계 550: 아날로그 신호를 스무딩시켜 스무딩된 아날로그 출력 신호를 제공한다.

방법(500)의 일부 세부 사항은 구현을 위해 특정 하드웨어 소자에 의존적이지 않는다는 것을 제외하고 상술한 방법(400)과 유사하다. 실시예에서, N 비트 오버샘플링된 이진 데이터를 부호화하는 것은 N 비트 오버샘플링된 데이터의 하위 (N-1)비트를 2 ^(N-1) 비트 써모미터 코드 데이터로 부호화하는 것 및 N 비트 오버샘플링된 데이터의 최상위 비트를 부호 비트로 다루는 것을 포함한다. 실시예에서, 2 ^(N-1) 비트 써모미터 코드 데이터를 셔플링하는 것은 미스매치 에러를 대역 외 주파수 영역으로 성형하는 것을 포함한다.

이상에서 본 발명에 대하여 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있고 이러한 변형과 응용에 관계된 차이점들은 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.