연속적인 근사화 레지스터 아날로그-디지털 변환기에서 공급기 및/또는 비교기 공통 모드 전압의 폐루프 제어를 위한 방법 및 장치

연속적인 근사화 레지스터 아날로그-디지털 변환기에서 공급기 및/또는 비교기 공통 모드 전압의 폐루프 제어를 위한 방법 및 장치{METHOD AND APPARATUS FOR CLOSED LOOP CONTROL OF SUPPLY AND/OR COMPARATOR COMMON MODE VOLTAGE IN A SUCCESSIVE APPROXIMATION REGISTER ANALOG TO DIGITAL CONVERTER}

관련 출원(들)에 대한 상호-참조

[0001] 본 출원은 2013년 3월 1일 출원되고 발명의 명칭이 "METHOD AND APPARATUS FOR CLOSED LOOP CONTROL OF SUPPLY AND/OR COMPARATOR COMMON MODE VOLTAGE IN A SUCCESSIVE APPROXIMATION REGISTER ANALOG TO DIGITAL CONVERTER"인 미국 정식 출원 번호 제13/782,335호를 우선권으로 주장하며, 이 문서는 그 전체가 인용에 의해 본원에 명시적으로 포함된다.

분야

[0002] 본 개시는 SAR(successive approximation register)의 공급기 및/또는 비교기 공통 모드 전압 또는 폐루프 제어를 위한 방법들 및 장치에 관한 것이다. SAR 공급기 및 비교기 공통 모드 전압을 제어함으로써 SAR 아날로그-디지털 변환기(ADC) 성능을 개선하기 위한 방법 및 장치가 제공된다.

[0003] 무선 통신 디바이스들은 더 작아지고 더욱 강력해지는 것은 물론 더욱 유능하게 되었다. 사용자들은 점점 터치(touch)에 머무르는 것은 물론, 점점 이메일 확인, 인터넷 액세스와 같은 그들의 일상 활동들 대부분에 대해 무선 통신 디바이스들에 의존한다. 이는 이들 디바이스들의 부담을 증가시켰고, 이들 디바이스들이 더 큰 데이터를 더 빠른 속도로 다루도록 요구한다. 즉, 증가하는 이용은 무선 디바이스들 상의 그리고 또한 무선 신호 체인에서 이용되는 블록들 상의 대역폭 요건을 증가시킨다. 무선 수신기는 통상적으로 저 노이즈 증폭기, 믹서, 기저대역 필터 이후의 ADC(analog to digital converter)로 구성된다. ADC(analog to digital converter)는 인입하는 아날로그 신호들을 디지털 신호로 변환하는데 이용된다. 무선 시스템의 대역폭의 증가는 ADC가 더 빠른 클록 속도로 동작하도록 요구한다. 본 명세서에서 설명된 방법들 및 장치는 ADC가 더 높은 클록 속도로 동작하는 것을 가능케 하고, 그에 따라 무선 시스템의 대역폭을 개선한다. 이 기법은 또한 다른 애플리케이션들에서 이용되는 ADC의 성능을 개선하는데 적용된다.

SAR(successive approximation register) ADC 토폴로지는 점점 다수의 무선 시스템들에서 이용되는 ADC들에 대한 선택이 되고 있다. 이는 더 작은 지오메트리 디지털 프로세스를 통한 양호한 스케일링의 이점을 갖고 다른 ADC 토폴로지들보다 더 적은 전력을 또한 소비한다. 이들 특징들 및 이점들은 낮은 전력 소비로 양호한 성능을 제공해야 하는 모바일 무선 및 다른 디바이스들에 대해 그것을 매력적이게 한다. 'N-비트' 출력을 제공하는 SAR ADC는 하나의 클록 사이클 내에서 N-변환들을 잇따라 완료해야 한다. SAR ADC가 모든 N 변환들을 완료하는데 걸리는 시간은 변환 시간으로서 알려지며, 프로세스 코너, 온도 및 전압에 따라 변동된다. SAR ADC의 속도를 제어하는 전압들은 공급기 전압 및 비교기 공통 모드 전압이다. 이 전압들은 공칭값을 위해 설계되지만, 이들은 통상적으로 이 값 위로 그리고 아래로 변한다. 예컨대, 극한 온도에서 발생하는 동작 엔벨로프의 느린 코너에서, 공급기 전압 및/또는 비교기 공통 모드 전압이 낮은 경우, SAR ADC는 늦춰질 것이고 운영체제의 클록 속도에 의해 요구되는 모든 변환들을 완료하기에 충분히 빠르게 동작하지 않을 것이다. 이는 SAR ADC의 클록 주파수를 가능한 높이 증가시키고자 시도할 때 문제가 된다. 이들 전압들을 단순히 더 높게 프로그래밍하는 것은 이 문제를 해결하지 않는데, 그 이유는 증가된 전압 외에도 랜덤 변동들이 신뢰도를 감소시키기 때문이다. 또한, 전압을 더 높게 세팅하는 것은 더 높은 전압이 필요하지 않은 다른 프로세스 코너들에서 SAR ADC의 전력 소비를 증가시킬 것이다. ADC는 결국 필요한 것보다 더 많은 전력을 이용하게 된다.

[0004] 이 문제를 극복하기 위해, SAR 변환들은 모든 ｎ 변환들을 완료하기 이전에 정지될 수 있다. 그러나 이는 정확도의 손실을 야기한다. 다른 경우들에서, SAR ADC의 클록 속도는 속도의 감소를 수용하도록 감소될 수 있다. 이는 결국 SAR ADC가 이용될 수 있는 신호 대역폭을 제한할 것이다.

[0005] SAR ADC가 느릴 때만 증가시키고, 그 SAR ADC가 빠를 때는 그 SAR ADC를 변경되지 않은 채로 두거나, 또는 그 SAR ADC를 감소시키도록, SAR ADC의 전압들을 적응 가능하게 제어함으로써, SAR ADC 성능을 개선하기 방법들 및 장치에 대한 요구가 당 분야에 있다. 느린 코어에서 성능을 개선하는 것 외에도, 본 명세서에서 설명되는 방법들 및 장치는 또한 통상적인 그리고 빠른 코너들에서 전력의 절감을 돕는다.

[0006] 본 명세서에서 설명되는 실시예들은 연속적인 근사화 레지스터 아날로그-디지털 변환기 및 비교기 공통 모드 전압을 위한 공급기 전압을 제어하기 위한 방법을 제공한다. 이 방법은 연속적인 근사화 레지스터 변환 시간을 측정하는 단계; 연속적인 근사화 레지스터 변환 시간을 원하는 변환 시간에 비교하는 단계; 및 필요한 경우, 공급기 및/또는 비교기 공통 모드 전압 중 적어도 하나의 폐루프 조정을 수행하는 단계를 포함한다.

[0007] 부가적인 실시예는 연속적인 근사화 레지스터 아날로그-디지털 변환기 및 비교기 공통 모드 전압을 위한 공급기 전압을 제어하기 위한 장치를 제공한다. 장치는 공통 모드 전압 및 레귤레이터 정정 모듈로 구성된다. 공통 모드 전압 및 레귤레이터 정정 모듈은 위상 주파수 검출기, 충전 펌프를 포함하고, 트랜스컨덕턴스 셀(transconductance cell)을 포함할 수 있다.

[0008] 추가의 실시예는 연속적인 근사화 레지스터 아날로그-디지털 변환기 및 비교기 공통 모드 전압을 위한 공급기 전압을 제어하기 위한 장치를 제공한다. 이 장치는 연속적인 근사화 레지스터 변환 시간을 측정하기 위한 수단; 연속적인 근사화 레지스터 변환 시간을 원하는 변환 시간에 비교하기 위한 수단; 및 필요한 경우, 공급기 및/또는 비교기 공통 모드 전압 중 적어도 하나의 폐루프 조정을 수행하기 위한 수단을 포함한다. 또 다른 실시예는 명령들을 포함하는 비-일시적인 컴퓨터 판독 가능한 매체를 제공하며, 이 명령은, 실행될 때, 프로세서로 하여금, 연속적인 근사화 레지스터 변환 시간을 측정하는 단계; 연속적인 근사화 레지스터 변환 시간을 원하는 변환 시간에 비교하는 단계; 및 필요한 경우, 공급기 및/또는 비교기 공통 모드 전압 중 적어도 하나의 폐루프 조정을 수행하는 단계를 수행하게 한다.

[0009] 도 1은 본 개시의 특정한 실시예들에 따른 무선 통신 시스템의 일 구성을 예시한다.
[0010] 도 2는 본 개시의 특정한 실시예들에 따라 전송 가능한 전자 컴포넌트들의 예의 블록도를 예시한다.
[0011] 도 3은 본 개시의 실시예들에 따른 SAR(successive approximation register) 어셈블리를 도시한다.
[0012] 도 4는 본 개시의 실시예들에 따라 SAR 변환 파형을 도시한다.
[0013] 도 5는 본 개시의 실시예들에 따라 레귤레이터 전압 및 VCM(voltage control module)을 갖는 SAR ADC(analog to digital converter) 제어를 도시한다.
[0014] 도 6은 본 개시의 실시예에 따라 공급기 및/또는 비교기 전압의 폐루프 제어를 수행하기 위한 어셈블리를 예시한다.
[0015] 도 7은 본 개시의 실시예에 따라 SAR ADC가 클록 주기에서 완료해야하는 N-비트 변환들의 관계를 예시한다.
[0016] 도 8은 필요한 수의 변환들을 완료하도록 늦춰진 클록 속도들의 문제를 예시한다.
[0017] 도 9는 본 개시의 실시예에 따라 변환 시간과 공급기 및 비교기 공통 모드 전압 간의 관계를 도시한다.
[0018] 도 10은 본 개시의 실시예에 따라 SAR 속도의 폐 루프 조정을 위한 어셈블리를 도시한다.
[0019] 도 11은 본 개시의 실시예에 따라 폐루프 제어 장치의 블록도이다.
[0020] 도 12는 본 개시의 실시예에 따라 트랜스컨덕턴스 셀을 포함하는 폐루프 제어 장치의 회로도를 예시한다.
[0021] 도 13은 본 개시의 실시예에 따라 SAR의 공급기 및/또는 비교기 공통 모드 전압의 폐루프 제어를 위한 방법의 흐름도이다.

[0022] 다양한 양상들이 도면들을 참조하여 이제 설명된다. 하기의 설명에서, 설명을 위해, 다수의 특정한 세부사항들이 하나 또는 그 초과의 양상들의 완전한 이해를 제공하도록 기술된다. 그러나 이러한 양상(들)은 이들 특정한 세부사항들 없이 실시될 수 있다는 것이 자명할 수 있다.

[0023] 본 명세서에서 이용된 바와 같은 용어 "결정하는"은 매우 다양한 동작들을 포함하고, 그러므로 "결정하는"은 계산하는, 컴퓨팅하는, 프로세싱하는, 유도하는, 조사하는, 룩업(look up)하는(예를 들어, 표, 데이터베이스 또는 다른 데이터 구조를 룩업하는), 확인하는 등을 포함할 수 있다. 또한, "결정하는"은 해결하는, 선택하는, 선정하는, 설정하는 등을 포함할 수 있다.

[0024] "~에 기초하여" 라는 구문은 달리 명시적으로 특정되지 않는 한, "~에만 기초하여"를 의미하진 않는다. 즉, "~에 기초하여"라는 구문은 "~에만 기초하여" 및 "적어도 ~에 기초하여" 둘 다를 설명한다.

[0025] 또한, "또는"이란 용어는 배타적 "또는" 보단 오히려 포괄적 "또는"을 의미하도록 의도된다. 즉, 달리 특정되지 않거나 문맥으로부터 자명하지 않으면, "X는 A 또는 B를 이용한다"라는 구문은 자연 포괄적 치환들 중 임의의 것을 의미하도록 의도된다. 즉, "X는 A 또는 B를 이용한다"라는 구문은, 다음의 예들: X는 A를 이용한다; X는 B를 이용한다; 또는 X는 A 및 B 둘 다를 이용한다 중 임의의 것에 의해 충족된다. 또한, 본 명세서 및 첨부된 청구항들에서 이용되는 바와 같은 단수 표현은 일반적으로 단수 형태를 지시하는 것으로 문맥으로부터 자명하거나 달리 특정되지 않으면, "하나 또는 그 초과"를 의미하는 것으로 해석되어야 한다.

[0026] 본 개시와 관련하여 설명되는 다양한 예시적인 로직 블록들, 모듈들 및 회로들은 범용 프로세서, DSP(digital signal processor), ASIC(application specific integrated circuit), FPGA(field programmable gate array), 또는 다른 프로그래밍 가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들 또는 본 명세서에서 설명된 기능들을 수행하도록 설계된 이들의 임의의 결합으로 구현되거나 수행될 수 있다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안적으로 프로세서는 임의의 상업적으로 입수 가능한 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수 있다. 프로세서는 또한 컴퓨팅 디바이스들의 결합, 예를 들어, DSP와 마이크로프로세서의 결합, 복수의 마이크로프로세서들, DSP 코어에 결합된 하나 또는 그 초과의 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로서 구현될 수 있다.

[0027] 본 개시와 관련하여 설명된 방법 또는 알고리즘의 단계들은, 직접 하드웨어로, 프로세서에 의해 실행되는 소프트웨어 모듈로, 또는 이들 둘의 결합으로 실현될 수 있다. 소프트웨어 모듈은 당 분야에 알려진 임의의 형태의 저장 매체에 상주할 수 있다. 이용될 수 있는 저장 매체들의 몇몇 예들은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드 디스크, 제거 가능한 디스크, CD-ROM 등을 포함한다. 소프트웨어 모듈은 단일 명령 또는 다수의 명령들을 포함할 수 있고, 몇 개의 상이한 코드 세그먼트들 상에서, 상이한 프로그램들 사이에서 그리고 다수의 저장 매체들에 걸쳐서 분배될 수 있다. 저장 매체는 프로세서가 저장 매체에 정보를 기록하고 저장 매체로부터 정보를 판독할 수 있도록 프로세서에 커플링될 수 있다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다.

[0028] 본 명세서에서 개시되는 방법들은 설명된 방법을 달성하기 위한 하나 또는 그 초과의 단계들 또는 동작들을 포함한다. 방법 단계들 및/또는 동작들은 청구항의 범위로부터 벗어남 없이 서로 교환 가능할 수 있다. 즉, 단계들 또는 동작들의 특정한 순서가 특정되지 않으면, 특정한 단계들 및/또는 동작들의 순서 및/또는 이용은 청구항들의 범위로부터 벗어남 없이 변형될 수 있다.

[0029] 본 명세서에서 설명된 실시예들은 SAR ADC를 포함한다. 본 개시에서 제시된 실시예들을 더 잘 이해하기 위해 SAR ADC의 간략한 설명이 필요하다.

[0030] 도 1은 복수의 모바일 스테이션들(108), 복수의 기지국들(110), 기지국 제어기(BSC)(106) 및 모바일 스위칭 센터(MSC)(102)를 포함할 수 있는 무선 시스템(100)을 예시한다. 시스템(100)은 GSM, EDGE, WCDMA, CDMA 등일 수 있다. MSC(102)는 공중 교환 전화 네트워크(PSTN)(104)와 인터페이싱하도록 구성될 수 있다. MSC는 BSC(106)와 인터페이싱하도록 또한 구성될 수 있다. 시스템(100) 내에 1개 초과의 BSC(106)가 있을 수 있다. 각각의 기지국(110)은 적어도 하나의 섹터를 포함할 수 있으며, 각각의 섹터는 전방향 안테나 또는 기지국들(110)로부터 방사상으로 떨어진 특정한 방향을 가리키는 안테나를 가질 수 있다. 대안적으로 각각의 섹터는 다이버시티 수신을 위해 2개의 안테나들을 포함할 수 있다. 각각의 기지국(110)은 복수의 주파수 할당들을 지원하도록 설계될 수 있다. 섹터 및 주파수 할당의 교차점은 채널로서 지칭될 수 있다. 모바일 스테이션(108)은 셀룰러 또는 휴대용 통신 시스템(PCS) 전화들을 포함할 수 있다.

[0031] 셀룰러 전화 시스템(100)의 동작 동안, 기지국들(110)은 모바일 스테이션들(108)의 세트로부터 역방향 링크 신호들의 세트들을 수신할 수 있다. 모바일 스테이션들(108)은 전화 호들 또는 다른 통신들에 관여될 수 있다. 정해진 기지국(110)에 의해 수신되는 각각의 역방향 링크 신호는 그 기지국(110) 내에서 프로세싱될 수 있다. 결과적인 데이터는 BSC(106)에 포워딩될 수 있다. BSC(106)는 기지국들(110) 간의 소프트 핸드오프들의 조정을 포함하는 호 자원 할당 및 이동성 관리 기능성을 제공할 수 있다. BSC(106)는 또한 수신된 데이터를, PSTN(104)과 인터페이싱하기 위해 부가적인 라우팅 서비스들을 제공하는 MSC(102)에 라우팅할 수 있다. 유사하게, PSTN(104)은 MSC(102)와 인터페이싱할 수 있고, MSC(102)는, 결국 모바일 스테이션들(108)의 세트들에 순방향 링크 신호들의 세트를 전송하도록 기지국들(110)을 제어할 수 있는 BSC(106)와 인터페이싱할 수 있다.

[0032] 도 2는 전송 가능한 전자 컴포넌트들(200)의 일 예를 예시하는 블록도이다. 전자 컴포넌트들(200)은 모바일 스테이션(108), 기지국(110), 또는 전송할 수 있는 임의의 다른 타입의 디바이스의 부분일 수 있다. 전자 컴포넌트들(200)은 전력 증폭기(PA)(216)를 포함할 수 있다. 일 시나리오에서, 컴포넌트들(200)이 출시되기 전에, 즉 최종 사용자가 컴포넌트들(200)을 취득하기 이전에 테스트들이 수행될 수 있다. 도 2에서 예시된 개별 컴포넌트들은 또한 휴대용 전자 디바이스로 어셈블리되기 이전에 테스트될 수 있다. 디바이스는 추가로 어셈블리되면 테스트될 수 있다. 일 예에서, 구성(200)은 라디오 주파수(RF) 트랜시버(202)를 포함할 수 있다. 트랜시버(202)는 안테나(220)를 통해 발신 신호들(226)을 전송하고 착신 신호들(228)을 수신할 수 있다. 전송 체인(204)은 전송되는 신호들을 프로세싱하는데 이용될 수 있고, 수신 체인(214)은 트랜시버(202)에 의해 수신되는 신호들을 프로세싱하도록 구현될 수 있다. 착신 신호(228)는 듀플렉서(218)에 의해 프로세싱될 수 있고 착신 신호(228)의 임피던스 매칭(224)이 발생할 수 있다. 착신 신호(228)는 이어서 수신 체인(214)에 의해 프로세싱될 수 있다.

[0033] 전송 체인(204)은 안테나(220)에 의한 전송을 위한 신호들을 준비한다. 전송 체인(204)은 기저대역 전송기(206), RF 상향변환기(208), 및 드라이버 증폭기(210)를 포함한다. 기저대역 전송기(206)는 또한 신호와 연관될 수 있는 노이즈를 필터링하기 위한 필터(도시되지 않음)를 포함할 수 있다. 전송될 신호는 기저대역 전송기(206)에 의해 준비되고, RF 상향변환기(208)에 의해 고주파수 신호로 상향변환될 수 있다. 상향변환기(208)는 로컬 발진기(212)의 제어하에 있을 수 있다. 드라이버 증폭기(210)는 신호를 증폭할 수 있고, 신호는 PA(216)를 통과할 수 있다.

[0034] 일 구성에서, 전송될 신호는 위에서 설명된 바와 같이 전송 체인(204)을 통해 PA(216)에 공급되고, PA 출력(237)은 듀플렉서(218)를 통해 전달될 수 있다. (안테나(220)로부터의 출력 신호(226)를 측정하기 보단) 듀플렉싱된 신호(239)가 완료된 무선 통신 디바이스에 대한 테스트 프로세스의 부분으로서 측정될 수 있다. PA(216)의 테스트 동안, 측정 장비(230)는 듀플렉서(218)의 출력(즉, 듀플렉싱된 신호(239))에 연결될 수 있다. 장비(230)는 진폭 측정 장비 또는 기능성(232) 및 위상 측정 장비 또는 기능성(234)을 포함할 수 있다. 측정 장비(230)는 프로세서, 메모리, 디스플레이, 통신 인터페이스들 등을 포함하는 컴퓨팅 디바이스에 의해 구현될 수 있다. 도 6 및 도 7의 블록도들은 무선 디바이스 및 기지국의 맥락에서 이들 컴포넌트들을 예시한다.

[0035] RF 트랜시버(202)는 또한 수신 체인(214)을 포함한다. 수신 체인(214)은 저 노이즈 증폭기(LNA)(236)를 포함한다. LNA(236)는 임피던스 매칭 디바이스(224)가 수신된 신호를 프로세싱한 이후의 신호를 수신한다. LNA(236)는 수신된 신호를 증폭하고 이를 믹싱을 위해 믹서(234)에 전달한다. 필터(232)는 믹서로부터 신호를 수신하고 바람직하지 않은 신호 생산물들을 제거한다. 필터링 이후, 신호는 변환을 위해 아날로그-디지털 변환기(ADC)(230)에 송신된다.

[0036] 도 3은 SAR ADC 어셈블리(300)를 예시한다. SAR ADC는 입력 아날로그 전압으로 동작하고, 순차적인 방식으로 그 전압을 N-비트 디지털 출력으로 변환한다. 그것은 통상적으로 레지스터들 또는 커패시터들의 이진 가중 어레이로 구성되거나, 또는 이들 둘의 결합을 이용할 수 있다. 도 3에서, 어레이는 커패시터들(310, 312 및 314)을 이용한다. 이들 커패시터들은 커패시터 제어 로직(306)에 연결된다. 비교기(316) 및 디지털 로직(318)은 SAR ADC의 동작을 제어한다. 입력 신호는 샘플링 스위치(304)를 통해 먼저 샘플링된다. 스위치(304)는 턴 오프되고 비교기(316)는 제 1 변환을 위해 인에이블된다. 단일-종단 구현에서, 샘플링된 입력 신호는 기준 전압에 비교될 수 있다. 2개(+1 및 -1)의 차동 구현에서, 입력 신호들이 서로 비교될 수 있다. 먼저, 변환 비교기 출력은 디지털 출력의 최상위 비트(MSB)를 결정한다. 비교기(316)의 출력에 의존하여, 디지털 로직(318)은 다음 변환을 위해 그의 입력을 조정한다. 예를 들어, 출력이, 샘플링된 입력이 기준 전압보다 높다는 것을 표시하는 하이(high)인 경우, 디지털 로직(318)은 다음 변환을 위해 기준 전압을 더 높게 조정한다. 유사하게, 차동 구현에서, 비교기(316)의 차동 전압이 더 낮게 조정된다. 출력이 로우(low)인 경우, 기준 또는 차동 전압은 다음 변환을 위해 더 높게 조정될 것이다. 비교기(316) 입력을 조정한 이후, 디지털 로직(318)은 다음 변환을 위해 비교기(316)를 인에이블한다. 제 2 변환 이후 비교기(316) 출력은 (MSB-1) 비트를 결정한다.

[0037] 이 시퀀스는 모든 "N" 변환들이 완료될 때까지 잇따라 반복된다. 마지막 변환을 위한 비교기(316) 출력은 최하위 비트(LSB)를 결정한다. 모든 N 변환들이 완료되면, 디지털 로직(318)은 다음 변환에 대한 아날로그 입력을 샘플링하도록 샘플링 스위치(304)를 턴 온한다. N 변환의 시퀀스는 이어서 다음 아날로그 입력을 위해 반복된다. 샘플링 레이트 또는 입력 신호(302)가 얼마나 자주 샘플링되는지는 클록 입력(320)에 의해 결정된다. 이 클록의 주파수는 SAR ADC의 샘플링 레이트를 세팅한다.

SAR ADC의 정상 동작을 위해, 하나의 클록 주기(T _PERIOD ) 내에서 모든 N 변환들을 완료하고 다음 아날로그 입력을 샘플링하기에 충분한 시간이 주어져야 한다. 즉, 클록 주파수는 SAR이 변환들을 완료하고 입력을 샘플링하도록 허용하기에 충분이 낮아야 한다.

[0038] 도 4는 위에서 설명된 SAR 변환 파형을 예시하고 샘플들과 클록 주기의 관계를 예시한다.

[0039] 도 5는 SAR ADC를 도시하며, 공급기 전압은 레귤레이터(502)에 의해 세팅되고 비교기 공통 모드 전압은 VCM(504) 블록에 의해 세팅된다. 비교기(316) 공통 모드 전압은 VCM(504)에 의해 샘플링 단계 동안 세팅된다.

[0040] 도 6은 어셈블리(600)를 도시한다. 전압 제어 지연 라인으로서 SAR을 취급함으로써, 그의 속도는 아래에서 설명되는 바와 같이 폐루프 시스템에서 제어될 수 있다. LDO/VCM 정정 블록은 SAR ADC의 속도를 모니터링하고 정정하는데 이용된다. 기준 클록 에지는 LDO/VCM 정정 블록(606)에 제공된다. 입력 클록이 원하는 듀티 사이클을 갖는 경우, 입력 클록의 에지들 중 하나는 기준 클록(602)으로서 이용될 수 있거나, 또는 듀티 사이클 정정 회로(DCC(604))가 기준 에지에 대한 원하는 듀티 사이클을 갖는 클록을 생성하는데 이용될 수 있다. LDO/VCM 정정 블록은 출력을 LDO(low dropout regulator)(608) 및 VCM(610)에 제공한다.

[0041] 방법에서, SAR(612) 속도는 입력 클록(602) 또는 DCC 클록(604)일 수 있는 기준 클록 에지에 비교된다.

[0042] SAR(612)이 충분히 빠르게 동작하지 않을 때, 레귤레이터 또는 공통 모드 전압(VCM)이 낮기 때문에, 회로(600)는 SAR(612)의 느림을 검출하고, SAR(612)이 원하는 속도로 동작할 때까지 전압을 자동으로 증가시킨다. 도 6의 어셈블리(600)는 전압이 증가되도록 허용하는 양을 또한 제한하고, 그에 따라 신뢰도 문제들을 방지한다. 방법은 필요에 따라, 레귤레이터(LDO) 및 VCM 전압을 함께 제어하거나 아니면 어느 하나의 전압을 개별적으로 제어하도록 허용한다. 이 방법은 ADC 애플리케이션들에 대해 이용될 수 있지만, 더 높은 클록 속도들로 작동하는 임의의 지연 기반 회로 또는 프로세싱 회로에서 또한 이용될 수 있다.

[0043] 도 7은 샘플링 펄스, N-비트 SAR ADC가 클록 주기 내에 완료되어야 하는 변환들의 수, 및 변환들의 완료를 나타내는 'SAR 완료' 신호 간의 관계를 도시한다. SAR 토폴로지의 하나의 단점은 클록 주파수가 증가할 때, N 변환들에 대해 이용 가능한 시간은 감소한다는 것이다. 이는 모든 N 변환들이 하나의 클록 사이클 내에 완료될 수 있을 때 문제를 발생시킨다. 추가의 문제는 변환 속도가 느린 프로세스 코너, 극한의 온도들 및 더 낮은 전압들에서 더 느리다는 것이다. 그 결과는 SAR ADC에 의해 생성되는 부정확한 출력이다. 도 6의 위에서 설명된 실시예가 이들 문제들을 해결한다.

[0044] 도 8은 클록 시간 주기 내에서 완료되지 않은 변환들의 문제를 예시한다. SAR ADC의 속도 이슈를 극복하기 위해, 클록 속도가 감소될 수 있다. 이는 모든 변환들이 모든 코너들에서 완료될 것임을 보장한다. 그러나 이 옵션은 특정된 동작 주파수를 낮춘다. 대안적인 해결책은 모든 코너들, 온도들, 및 전압들에서 변환이 완료될 것임을 보장하기 위해 SAR ADC의 비트들의 수 "N"을 감소시키는 것이다. 그러나 이 선택은 또한 SAR ADC의 사양을 낮게 하고 몇몇 애플리케이션들에 대해 수락 불가능할 수 있다.

[0045] SAR ADC의 속도는 비교기(316) 및 디지털 로직(318)이 가능한 빨리 동작하도록 허용함으로써 최대화된다. 실시예들에서, 이들 2개의 블록들의 속도는 비교기(316)의 공통 모드 전압 및 공급기 전압을 이용하여 제어되거나 조정될 수 있다. 아래에서 설명된 추가의 실시예들은 SAR ADC의 속도를 개선하기 위해 이 전압들이 어떻게 제어되는지를 상세한다.

[0046] 도 9는 비교기 공통 모드 전압 및 레귤레이터 전압에 따라 변환 시간이 어떻게 변동되는지를 도시한다. SAR 변환 시간이 공급기 및 비교기 공통 모드 전압에 의존하기 때문에, SAR ADC는 2개의 입력들을 갖는 전압 제어 지연 라인으로서 취급될 수 있다. 제어 전압이 1 볼트씩 변할 때 변환 시간의 변화(Δt/Δv(KDL))는 2개의 제어 전압들인 레귤레이터 및 비교기 공통 모드 전압에 대해 비견 가능하다.

[0047] 도 10은 LDO/VCM 정정 회로 내부의 개별 블록들에 따라 SAR 속도의 폐루프 조정을 위한 어셈블리(1000)를 도시한다. 특히, 도 10은 SAR 속도가 폐루프 방식으로 어떻게 조정될 수 있는지를 도시한다. 어셈블리(1000)는 VCM 및 LDO 정정을 위한 프로비전(provision)들을 포함하는 모듈(1002)을 포함한다. 위상 검출기(PD)(1004)는, 결국 트랜스컨덕턴스(gm) 셀(1008)에 연결되는 충전 펌프(CHG)(1006)에 연결된다. 모듈(1002)로부터의 출력은 SAR ADC 모듈(1010)에 입력된다. 2개의 입력들은 VCM 및 LDO 정정 모듈(1002)로부터 SAR(1010)로 제공되며, 하나의 입력은 LDO(1012)에 제공되는 반면에 다른 하나는 VCM(1014)에 제공된다.

[0048] PD는 SAR(1016) "완료" 신호에 기준 에지를 비교한다. SAR(1016) "완료" 신호는 모든 변환들이 완료되었음을 나타내는 SAR ADC(1010) 내부의 상태 머신으로부터의 신호이다. SAR이 원하는 속도보다 더 느릴 때, 'SAR 완료' 신호는 기준 에지보다 늦게 도달하고, SAR이 원하는 속도보다 더 빠를 때, 이 에지는 기준 에지보다 먼저 도달한다. PD(1004)는 폭이 SAR "완료" 신호와 DCC의 에지들 간의 지연에 의존하는 출력 펄스를 생성한다. PD는 부가적인 리셋 신호를 포함하도록 통상적인 PFD를 변형함으로써 구현될 수 있다. 이 부가적인 리셋 신호는 위상 검출기로서 PFD 기능을 형성한다. 충전 펌프(1006)는 SAR "완료" 에지가 DCC 에지보다 늦는 한 출력 전압을 증가시키는 통합기(integrator)로서 작동한다. 충전 펌프 출력 전압을 전류로 변환하는데 이용되는 gm 셀(1008)이 충전 펌프(1006)와 SAR ADC(1010) 간에 부가된다.

[0049] 'SAR 완료' 에지가 기준 에지보다 늦는 한, 충전 펌프 전압은 계속 증가한다. 전압이 증가할 때, 'gm' 셀로부터의 전류 출력이 또한 증가한다. 이 전류는 LDO 전압 및/또는 공통 모드(VCM) 전압을 증가시킬 것이다. 따라서 SAR ADC 완료는 변환을 더 빠르게 한다. 폐 루프 시스템 또는 피드백은, 'SAR 완료' 에지 및 기준 에지 둘 다 정렬될 때, 즉 SAR이 주어진 시간 내에 변환들을 완료할 때 안정 상태에 도달할 것이다. 도 11은 폐루프 제어 장치(1100)의 블록도를 제공한다. 어셈블리는 위상 검출기(1102)를 포함한다. PD(1102)는 DCC 출력을 받는 제 1 입력을 갖는다. 제 2 입력은 SAR "완료" 신호를 수신한다. 리셋 매커니즘이 또한 PD(1102) 상에 제공된다. PD(1102)는 2개의 출력들을 제공한다. 증가(INC) 출력이 스위치(1130)에 연결되고, INC 출력이 하이일 때 이는 전류가 커패시터(CFILT)(1108)를 충전하게 하여, 전압(V _CONT )을 증가시킬 것이다. 유사하게, 감소(DEC) 출력이 스위치(1132)를 통해 제공되고, DEC 출력이 하이일 때, 전류는 커패시터(CFILT)로부터 드로우(draw)되고, 그에 따라 전압(V _CONT )을 감소시킨다. 이들 경로들 둘 다는 V _CONT 에서 연결되고 커패시터(1008)에 또한 연결된다.

[0050] 'gm' 셀들(1110 & 1112) 둘 다는 전류 출력을 제공한다. 첫째로, 'gm' 셀(1110)은 LDO 회로의 입력 브랜치에 전류 출력을 제공한다. 둘째로, 'gm' 셀은 VCM 회로에 전류 출력을 제공한다. (아래의 단락은 도 12를 설명하는 섹션으로 이동한다)

[0051] 도 12는 PD 블록 및 트랜스컨덕턴스 셀의 하나의 가능한 구현의 회로도를 제공한다. 어셈블리(1200)는 PD(1202)를 포함한다. PD는 플립-플롭들(1204 및 1206)을 포함한다. 플립 플롭들(1204 및 1206)은 둘 다 3-입력 AND 게이트(1208)에 연결된다. AND 게이트(1208)의 하나의 입력은 또한 플립-플롭(1204)의 출력에 연결된다. 이 출력은 이어서 스위치(1212)에 연결된다. 스위치(1212)는 전류 소스에 연결되며, 이는 또한 PMOS 디바이스일 수 있다.

[0052] AND 게이트(1208)의 제 2 입력은 플립-플롭(1206)으로부터의 출력에 연결된다. 이 출력은 스위치(1214)에 연결된다. 스위치(1214)는 다른 전류 소스에 연결될 수 있으며, 이는 NMOS 디바이스(1216)일 수 있다. V _CONT 는 커패시터(1218)에 연결되고, 또한 gm 셀(1220)에 대한 입력이다.

[0053] gm 셀(1220)은 제 2 p-타입 CMOS 트랜지스터(1222)에 연결되는 p-타입 CMOS 트랜지스터(1224)를 포함한다. 트랜지스터들(1222 및 1224) 둘 다는 p-타입 CMOS 트랜지스터인 제 3 트랜지스터(1226)에 연결된다. gm 셀(1220)에 대한 입력은 또한 p-타입 CMOS 트랜지스터인 제 4 트랜지스터(1230)에 송신된다. 트랜지스터(1230)는 또한 트랜지스터들(1228 및 1232)에 연결된다. 트랜지스터(1228)는 p-타입 CMOS 트랜지스터인 반면에, 트랜지스터(1232)는 p-타입 CMOS 트랜지스터이다. gm 셀(1220)의 출력은 VCM(1248)에 제공된다. 레지스터들(1244 및 1246)은 또한 VCM(1248) 이전에 및 그 이후에 제공된다.

[0054] LDO(1236)는 직류 입력(1234)을 수신한다. 또한 LDO(1236)에 대한 입력은 직렬의 레지스터들(1238, 1240 및 1242)이다.

[0055] 도 12에서 도시된 대안적인 실시예는 충전 펌프 전압에 기초하여 전류를 생성하도록 차동 쌍을 이용하는 gm 셀을 포함한다. 동작에서, V _CONT 는 gm 셀로부터의 전류 출력을 제어하기 위해 다른 기준 전압에 비교된다. 이 전류는 이어서 레귤레이터 및 VCM 스테이지의 입력 브랜치에 부가된다. 이 전류는 변동되는 정정 범위들을 제공하기 위해 입력 레지스터 래더(input resistor ladder)의 상이한 지점들에서 부가될 수 있다. 이 실시예는 전압을 증가시키고 전압을 감소시키기 위한 매커니즘을 제공하지 않는다. 정정 범위는 전류가 부가되는 입력 저항 및 차동 쌍의 바이어스 전류에 의해 제한된다.

[0056] 동작에서, 회로는 필요할 때만, 즉 느린 코너에서만 SAR 속도를 제어한다. 동작 엔벨로프의 다른 세그멘트들에서, ADC는 영향을 받지 않는다. LDO 또는 VCM 블록으로 공급되는 전류는 차동 쌍의 바이어스 전류에 의해 제한된다. 이는 회로의 정정 범위를 제한하는 것을 도우며 이에 따라 신뢰도 문제를 제거한다.

[0057] 추가의 실시예는 전압 감소가 요구될 때 전압을 감소시키도록 장치를 변형함으로써 제공될 수 있다. 이는 LDO 및 VCM 입력들에 부가되는 전류의 방향을 변화시킴으로써 달성될 수 있다.

[0058] 동작에서, 회로는 다음의 모드들에서 이용될 수 있는데: LDO 및 VDM 전압들 둘 다가 동시에 제어되고 변경될 수 있고; LDO 또는 VDM 전압들 중 어느 하나가 제어될 수 있고; 및 LDO 및 VDM 전압들 둘 다가 제어되지만 교대로 시퀀싱된다.

[0059] 도 13은 SAR ADC의 공급기 및/또는 비교기 공통 모드 전압의 폐루프 제어를 수행하도록 본 명세서에서 설명되는 폐루프 제어 장치를 이용하기 위한 방법의 흐름도를 제공한다. 방법(1300)은 SAR 변환 시간이 측정되는 단계(1302)에서 시작한다. 이 측정된 변환 시간은 단계(1304)에서 원하는 변환 시간에 비교된다. 단계(1306)에서, 공급기 및 비교기 공통 모드 전압 또는 이중 적어도 하나의 폐루프 제어 조정이 수행된다.

[0060] 개시된 프로세스들에서 단계들의 특정한 순서 또는 계층은 예시적인 접근법들의 예시라는 것이 이해된다. 설계 선호도들에 기초하여, 프로세스들에서 단계들의 특정한 순서 또는 계층은 재배열될 수 있다는 것이 이해된다. 첨부된 방법 청구항은 예시적인 순서로 다양한 단계들의 엘리먼트들을 제시하며, 제시된 특정한 순서 또는 계층으로 제한되도록 의도되진 않는다.

[0061] 이전의 설명은 임의의 당업자가 본 명세서에서 설명된 다양한 양상들을 실시하는 것을 가능케 하도록 제공된다. 이들 양상들에 대한 다양한 변형들이 당업자들에게 쉽게 자명하게 될 것이고, 본 명세서에서 정의된 일반적인 원리들이 다른 양상들에 적용될 수 있다. 따라서, 청구항들은 본 명세서에서 도시된 양상들로 제한되도록 의도되는 것이 아니라, 청구항 문언에 부합하는 최대 범위로 허여될 것이며, 여기서 단수로의 엘리먼트에 대한 참조는 특별히 달리 그렇게 언급되지 않으면 "하나 및 단지 하나"를 의미하도록 의도되는 것이 아니라, 오히려, "하나 또는 그 초과"를 의미하도록 의도된다. 특별히 달리 언급되지 않으면, "몇몇"이란 용어는 하나 또는 그 초과를 지칭한다. 당업자에게 알려져 있거나 추후에 알려지게 되는, 본 개시 전체에 걸쳐서 설명되는 다양한 양상들의 엘리먼트에 대한 모든 구조적 및 기능적 등가물들은 인용에 의해 여기에 명시적으로 포함되고 청구항에 의해 포함되도록 의도된다. 또한, 본 명세서에서 개시된 어떤 것도, 이러한 개시물이 청구항에 명시적으로 인용되는지 여부와 무관하게 대중이 전용으로 사용하도록 의도되지 않는다. 어떠한 청구항 엘리먼트도, 그 엘리먼트가 "~를 위한 수단"이란 구문을 이용하여 명시적으로 인용되지 않는 한 수단+기능(mean plus function)으로서 해석되지 않는다.

[0062] 청구항들이 위에서 예시된 바로 그 구성 및 컴포넌트들로 제한되지 않는다는 것이 이해될 것이다. 다양한 변형들, 변경들 및 변동들이 청구항들의 범위로부터 벗어남 없이 본 명세서에서 설명된 시스템들, 방법들 및 장치들의 어레인지먼트, 동작 및 세부사항들에서 이루어질 수 있다.