子分类：
- G03F1/0007： .{应用一个有弹性的感光底片或涉及光学失真,例如:在不平的表面印刷}
- G03F1/0015： .{通过制图,记录,例如:在感光的表面,或通过雕刻术,例如:使用触针;应用打印机;应用化学的拷贝片}
- G03F1/0046： .{相移掩模}
- G03F1/0092： .{与原版有关的辅助处理,例如:修理,清洗或检查}
- G03F1/02： .用模拟凸版制造原型的照相方法的
- G03F1/04： .用拼版方法的
- G03F1/06： .来自印刷表面的{例如:使用一个感热或感压的金属薄片,通过牵引感觉,例如:在感光片上}
- G03F1/08： .原版带有无机成像层,例如:铬掩模{G03F1/12 优先;X射线吸收器入G03F1/148}
- G03F1/10： .通过曝光和水洗颜料或彩色有机层的,通过对高分子晶格染色的
- G03F1/12： .通过对卤化银感光材料或重氮感光材料曝光的
- G03F1/14： .以细部结构为特征的原版,例如:基片层,覆盖层,薄膜环
- G03F1/16： .原版带有窗孔的,例如:微粒平板印刷术
- G03F1/20： .用于通过带电粒子束(CPB)辐照成像的掩膜或空白掩膜,例如通过电子束;其制备
- G03F1/22： .用于通过100nm或更短波长辐照成像的掩膜或空白掩膜,例如 X射线掩膜、深紫外[EUV]掩膜;其制备
- G03F1/26： .相移掩膜 [PSM];PSM空白;其制备
- G03F1/36： .具有临近校正特征的掩膜;其制备,例如光学临近校正(OPC)设计工艺
- G03F1/38： .具有辅助特征的掩膜,例如用于校准或测试的特殊涂层或标记;其制备
- G03F1/50： .未包含在G03F 1/20-G03F 1/26组中的空白掩膜;其制备
- G03F1/52： .反射镜
- G03F1/54： .吸收剂,例如不透明材料
- G03F1/60： .基板
- G03F1/62： .薄膜或薄膜集合,例如在支持框架上具有薄膜;其制备
- G03F1/66： .专门适用于掩膜,空白掩膜或薄膜的容器;其制备
- G03F1/68： .未包含在G03F1/20至G03F1/50组中的制备工艺
- G03F1/88： .通过制备具有模拟浮雕的原版的照相过程的制备
- G03F1/90： .采用蒙太奇方法制备
- G03F1/92： .从印刷表面制备
| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 21 | 掩膜 | CN201280059575.X | 2012-01-19 | CN103959155A | 2014-07-30 | 金信英; 洪敬奇; 尹赫; 朱元喆; 赵镛一; 朴文洙; 高铜浩; 柳秀英 |
| 本发明涉及一种制造发光器件的方法和光取向层。在本发明的发光器件的一个实施方式中包括的掩膜被设置成以高亮度发射具有良好平行性的光到距离一定距离的要照射的表面上，并且通过使用所述掩膜能够制造具有精确形成的取向图案的光取向层。 | ||||||
| 22 | 掩模板 | CN201280008215.7 | 2012-12-04 | CN103620497A | 2014-03-05 | 谢振宇; 郭建 |
| 一种掩模板，用以通过该掩模板实现目标基板上线宽更窄的图形结构。其中掩模板包括狭缝状透光区域和不透光区域，所述狭缝状透光区域的边缘呈弯曲状。 | ||||||
| 23 | Ⅲ族氮化物半导体发光元件的制造方法、Ⅲ族氮化物半导体发光元件、灯和中间掩模 | CN201310056600.5 | 2013-02-22 | CN103296154A | 2013-09-11 | 田中和文 |
| 本发明的Ⅲ族氮化物半导体发光元件的制造方法，具备：在基板（10）上形成由平面和凸部（13）构成的主面的基板加工工序；在基板（10）的主面上，以覆盖平面和凸部（13）的方式使基底层外延生长的外延工序；和通过使Ⅲ族氮化物半导体外延生长来形成LED结构的LED层叠工序，基板加工工序采用步进曝光法，使用俯视时相对的两对端部平行的多边形的中间掩模（51），在平面上的各区域（R1、R2）依次形成掩模图案（15）后，对平面进行蚀刻，由此将相邻地排列的任意3处的凸部（13）间以俯视等腰三角形配置形成。 | ||||||
| 24 | 包括具有凸凹表面的反射膜的LCD设备 | CN200810003469.5 | 2008-01-17 | CN101261410B | 2013-08-21 | 中谦一郎; 坂本道昭; 永井博; 森健一 |
| 一种LCD设备在每一像素中包括反射区。在反射区中提供具有凸凹表面的反射膜，以及形成截面结构中的薄膜。每一像素包括像素电极和公用电极，用于在LC层上施加横向电场。反射膜的倾角具有倾角分布，其中，与电极相对应的区域中的角度分量具有比与电极的相邻两个间的间隙相对应的区域中的角度分量较低的角度分布。 | ||||||
| 25 | 鳍式场效应晶体管（FinFET）器件的图案化工艺 | CN201210204386.9 | 2012-06-15 | CN103247575A | 2013-08-14 | 何韦德; 谢铭峰; 张庆裕 |
| 本发明涉及鳍式场效应晶体管(FinFET)器件的图案化工艺，其中，用于以非矩形图案对集成电路器件上的多个部件进行图案化的方法，包括：提供包括表面的衬底，该衬底具有第一层和第二层；在第一层和第二层上方的第三层中形成多个伸长凸起；以及在多个伸长凸起的上方形成第一图案化层。蚀刻多个伸长凸起，以形成伸长凸起的第一图案，第一图案包括至少一个内角。该方法还包括在第一图案的伸长凸起上方形成第二图案化层以及在第一图案的伸长凸起上方形成第三图案化层。使用第二和第三图案化层蚀刻多个伸长凸起，以形成伸长凸起的第二图案，第二图案包括至少一个内角。 | ||||||
| 26 | 掩模板 | CN201310056668.3 | 2013-02-22 | CN103149790A | 2013-06-12 | 黎午升 |
| 本发明公开了一种掩模板，所述掩模板包括不透光区和狭缝状透光区，所述狭缝状透光区设置有狭缝，所述狭缝的边缘为连续的凹状圆弧构成的曲线，所述狭缝存在拐角，所述拐角两侧狭缝的内径分别为A1、A2，所述凹状圆弧的半径分别为R1、R2，所述拐角分为内角和外角，所述狭缝在拐角处通过内角凹状圆弧和外角凹状圆弧连接。本发明的掩模板，采用连续的凹状圆弧曲线狭缝，并对狭缝拐角处进行平滑连接，不仅实现了窄线宽，而且线宽平滑无毛刺，保证了线宽的均一度，能够有效的避免拐角处线宽细线和过刻等问题，满足了两个方向窄线宽的需求，提高了产品生产制造的成品率和品质。 | ||||||
| 27 | 用于曝光的掩模版、曝光方法以及半导体晶片的生产方法 | CN201210353422.8 | 2012-09-21 | CN103019039A | 2013-04-03 | 清水宏信 |
| 本申请提供一种包含由减小投影曝光设备的圆形有效曝光区中的多个芯片图案构成的掩模版图案的用于曝光的掩模版，其中，所述掩模版图案具有布置成内接在有效曝光区的圆周内或者不从有效曝光区的圆周突出的外形，与平面视图中的四边形形状的芯片图案的数目相比具有更大数目的芯片图案，并且当顺序地曝光时，布置了所述多个芯片图案使得所述掩模版图案的顶部部分无间隙地匹配左右彼此邻近的掩模版图案的底部位置。 | ||||||
| 28 | 掩模及使用该掩模形成半导体器件的方法 | CN200810132386.6 | 2008-07-16 | CN101424875B | 2013-02-13 | 文载寅 |
| 本发明公开一种掩模及使用该掩模形成半导体器件的方法，所述掩模形成有第一列中的第一触点图案以及第二列中的第二触点图案。每个第一列形成在相邻第二列之间。每个第一列中的第一触点图案与其它第一列中的第一触点图案对准。每个第二列中的第二触点图案与其它第二列中的第二触点图案对准。每个第一列中的第一触点图案与第二列中的第二触点图案不对准。使用该掩模执行图案化，以确保触点图案的尺寸并且改善制造半导体器件时的工序裕量。 | ||||||
| 29 | 用于双图样设计的布线方法 | CN201010106569.8 | 2010-01-28 | CN101799840B | 2013-02-06 | 郑仪侃; 鲁立忠; 刘如淦; 赖志明 |
| 一种设计双图样掩模集合的方法包括：将芯片划分为包括栅格单元的栅格；以及布置芯片的金属层。基本上，在每个栅格单元中，金属层的所有左边界图样都分配有第一标识符和第二标识符中的第一个，以及金属层的所有右边界图样都分配有第一标识符和第二标识符中的第二个。从行中的一个栅格单元开始，贯穿整行来传播标识符改变。栅格单元中的所有图样都被转印到双图样掩模集合中，分配有第一标识符的所有图样被转印到双图样掩模集合中的第一掩模，以及分配有第二标识符的所有图样被转印到双图样掩模集合中的第二掩模。 | ||||||
| 30 | 通过OPC模型空间中的局部化监视结构进行集成电路制造的实时监视的方法 | CN200980117415.4 | 2009-05-01 | CN102027418B | 2013-01-02 | A·迪贾科莫; R·萨巴蒂耶尔 |
| 本发明涉及一种控制集成电路的制造的方法，包括步骤：在将在晶片上形成的结构的临界区域中确定作为通过掩模(MSK)施加于半导体晶片(W)的辐射强度的曲线的表征的参数，针对每个临界区域，将测量点放置在多维空间中，所述多维空间的每个尺寸对应于所述表征参数中的一个，将控制点放置在所述多维空间中，其散布在由最末端测量点划定界限的区域中，从而划定围绕该区域的包络(CE)的界限，针对每个控制点，定义每个相对应控制点的控制结构，产生包含该控制结构的掩模，对半导体晶片应用涉及所产生的掩模的工艺，并分析被转移到晶片的控制结构以检测其中的任何缺陷。 | ||||||
| 31 | 掩膜板、采用掩膜板制作阵列基板的方法、阵列基板 | CN201210306678.3 | 2012-08-24 | CN102819183A | 2012-12-12 | 廖燕平; 吕敬; 邵喜斌; 尹大根; 王英; 张振宇 |
| 本发明提供一种掩膜板、采用掩膜板制作阵列基板的方法、阵列基板，属于液晶显示领域。其中，该掩膜板应用于拼接曝光制作阵列基板，所述掩膜板包括相互平行的2n+1个掩膜图形，每个掩膜图形包括有对应阵列基板的数据信号线的遮光图案，其中，相邻掩膜图形之间的所述遮光图案为断续的，位于掩膜板中间的掩膜图形两侧的所述遮光图案为非对称的。本发明的技术方案能实现数据信号线在阵列基板中间断开，从而把一块完整的显示屏从驱动上分成相独立的上半部分和下半部分，实现在像素充电时间一定的条件下，提高液晶显示面板的图像扫描帧速，或者在液晶显示面板的图像扫描帧速一定的条件下，增大像素充电时间。 | ||||||
| 32 | 一种掩模板 | CN201210226736.1 | 2012-06-29 | CN102749801A | 2012-10-24 | 谢振宇; 郭建 |
| 本发明公开了一种掩模板，涉及半导体工艺技术领域，用以通过该掩模板实现目标基板上线宽更窄的图形结构。本发明提供的掩模板包括：狭缝状透光区域和不透光区域，所述狭缝状透光区域的边缘呈凸起状。 | ||||||
| 33 | 光掩模、曝光装置以及液晶显示面板的制造方法 | CN201180007634.4 | 2011-02-15 | CN102741746A | 2012-10-17 | 平子贵浩 |
| 本发明提供能够削减运行成本或使设备缩小化的光掩模、曝光装置以及液晶显示面板的制造方法。本发明的光掩模的特征在于，用于按基板面内的每个曝光区域使取向膜曝光，上述光掩模对入射到光掩模的主面的光进行透射和反射，使透射的光向曝光区域的一方照射，使反射的光向曝光区域的另一方照射。 | ||||||
| 34 | 用于沉积薄膜的掩模板框架组装件及其制造方法 | CN201110422163.5 | 2011-12-09 | CN102560336A | 2012-07-11 | 申义信; 朴宰奭; 曹永根; 金玗冬; 金圭范; 许晸宇 |
| 公开了采用多个条状分割掩模板的掩模板框架组装件。公开的掩模板框架组装件包括多个分割掩模板，所述多个分割掩模板具有与单位画面对应的、用于沉积的图案，各个分割掩模板被形成为，多个部分掩模板得以结合以形成与单位画面对应的用于沉积的图案。根据这种结构，可以在未增加蚀刻误差的负担的情况下简单地制造能够容纳与大型画面对应的图案的分割掩模板。 | ||||||
| 35 | 双图案设计中的单元边界隔离的方法 | CN201010106556.0 | 2010-01-28 | CN101799623B | 2012-06-20 | 鲁立忠; 郑仪侃; 侯元德; 侯永清; 田丽钧 |
| 针对芯片布局设计双图案掩模组的方法包括设计标准单元。在每个标准单元中，所有的左边界图案都分配有第一标记和第二标记中的一个，而所有右边界图案都分配有第一标记和第二标记中的另一个。该方法还包括：在芯片布局的行中放置标准单元。从行中的一个标准单元开始，贯穿整行来传播针对标准单元的标记改变。具有第一标记的标准单元中的所有图案都被转印到双图案掩模组的第一掩模。具有第二标记的标准单元中的所有图案都被转印到双图案掩模组的第二掩模。 | ||||||
| 36 | 液体排出头及其制造方法 | CN200710160045.5 | 2007-12-21 | CN101204880B | 2012-04-04 | 芝昭二; 岗野明彦; 斋藤义一; 浅井和宏; 佐藤环树; 铃木工; 久保田雅彦; 加藤麻纪; 石仓宏惠; 辻新祐 |
| 本发明提供了制造液体排出头的方法，该液体排出头包括生成用于排出液体的能量的能量生成元件、和配备在面对能量生成元件的位置上并具有用于排出液体的排出口的排出部分。该方法包括如下步骤：在基板上形成用于形成排出口的构件的负光敏树脂层，以及将该层曝光于i线，以便形成在从基板到排出口的方向上变尖的排出部分，其中，对于用于曝光的光，该层具有每1μm厚度大约0.02到大约0.07的吸光度。 | ||||||
| 37 | 光刻用防尘薄膜组件及其制造方法 | CN201110033813.7 | 2011-01-28 | CN102141727A | 2011-08-03 | 关原一敏 |
| 本发明涉及光刻用防尘薄膜组件及其制造方法。本发明提供了一种防尘薄膜组件，其即使在防尘薄膜张力分布不均时也能防止减少曝光区，能有效地防止粘贴到防尘薄膜组件框架上的防尘薄膜产生皱褶等问题的发生。根据本发明的防尘薄膜组件制造方法，在防尘薄膜组件框架10的一表面上粘贴有防尘薄膜20；防尘薄膜组件框架10具有一对长边11和一对短边12；一对长边11各自呈直线形状；一对短边12各自具备：中央区12a，包括短边的中央部，相对外侧呈凸状的圆弧形状；中间区12b，位于中央区两侧，相对外侧呈凹状的圆弧形状；端部附近区12c，在短边两端部附近，呈直线形。 | ||||||
| 38 | 补偿型灰阶掩膜版结构 | CN200710121555.1 | 2007-09-10 | CN101387825B | 2011-04-06 | 吕敬; 崔承镇 |
| 本发明涉及一种补偿型灰阶掩膜版结构，包括掩膜版，所述掩膜版上设置有U形状的源极区域，矩形状端部位于所述源极区域内的漏极区域，以及位于所述源极区域与漏极区域之间的U形状的阻碍条，所述源极区域与阻碍条之间、所述阻碍条与漏极区域之间形成缝隙，本发明通过在源极区域端部的内侧设置补偿区域，有效补偿了现有技术的沟道侵蚀缺陷。本发明结构简单，易于实现，不需增加成本，能有效改进现有TFT的性能。 | ||||||
| 39 | 半导体器件、布线图案形成方法和掩模布线数据产生方法 | CN200610143916.8 | 2006-11-02 | CN100593850C | 2010-03-10 | 松原义久 |
| 一种半导体器件包括第一布线部分(101)和第二布线部分(102)。配置第一布线部分(101)以包括密集布置的多个精细布线(103、104)。配置第二布线部分(102)以包括布线(102)，其连接至相同布线层中的多个精细布线(103、104)中的一个(103)，且其外部尺寸(108)比多个精细布线(103、104)中一个(103)的外部尺寸(106)大。第二布线部分(102)的布线(102)由环绕布线(102)的外围的外围布线(110)构成。 | ||||||
| 40 | 混合式多层光罩组及其制造方法 | CN200910166148.1 | 2009-08-14 | CN101656225A | 2010-02-24 | 林丰隆; 吴冠良; 梁哲荣; 蔡飞国 |
| 本发明是有关于一种混合式多层光罩组及其制造方法，其可对半导体基材的层结构进行曝光，以制造集成电路元件。这些层结构至少区分为第一子集和第二子集。混合式光罩组包含多层光罩以及投产光罩。多层光罩包含多个图案以及间隙，这些图案彼此不同以分别对应第一子集的层结构。间隙分隔这些图案。投产光罩包含多个图案以及切割道，这些图案彼此相同。切割道分隔这些图案。其中多层光罩的间隙宽度宽于投产光罩的切割道宽度。本发明的量产前的试制能够减少成本与材料，且使得量产速度较先前为快的方式进行，非常适于实用。 | ||||||
QQ群二维码
意见反馈
意见反馈