| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 81 | 測定方法、測定装置及び測定プログラム | JP2012252602 | 2012-11-16 | JP6095955B2 | 2017-03-15 | 石原 範和; 毛利 勇喜; 菅原 光俊 |
| 82 | ソフトウェアで信号に対して1つまたは複数のデジタル・フロントエンド(DFE)機能を実行するための方法およびプロセッサ | JP2014539057 | 2012-10-26 | JP6037318B2 | 2016-12-07 | アザデット,カメラン; リ,チェンジョウ; モリーナ,アルベルト; オスマー,ジョセフ,エッチ.; ピノー,スティーブン,シー.; ユ,メンリン; ウィリアムズ,ジョセフ; ペレス,ラモン,サンチェス; チェン,ジェン−グオ |
| 83 | デルタシグマ変調を用いた信号の誤り訂正方法及び装置 | JP2016530282 | 2013-11-28 | JP2016530797A | 2016-09-29 | ジェフェリー ディオンヌ ドナルド; レオナルド ウィリアム ハウス ブライアン; マリー マッカン ジェニファー |
| 数値制御発振器における水晶発振器の長期位相ドリフトを修正するための方法が記載される。方法は、外部タイムベースと比較して発振器信号の位相誤りを決定し、デルタ−シグマ誤りビットストリームを生成するために位相誤りをデルタ−シグマ変調し、変調位相増分値を形成するために、デルタ−シグマ誤りビットストリームに基づいて各クロック周期において位相増分値から誤り訂正ステップサイズを条件付きで加え或いは差し引き、誤り訂正された出力デジタル信号を生成するために変調位相増分値を位相アキュムレータに加えることを含む。デルタ−シグマに基づく誤り訂正方法は、乗算器の使用を回避する。異なる出力周波数に設定される複数の数値制御発振器においては、同じ基準発振器により駆動される場合には、同じデルタ−シグマ誤り信号を使用できる。 | ||||||
| 84 | フラクショナルN−PLL回路、発振器、電子機器及び移動体 | JP2014186606 | 2014-09-12 | JP2016059020A | 2016-04-21 | 塩崎 伸敬 |
| 【課題】デルタシグマ変調を行う周波数を過剰に高くすることなく、電圧制御発振回路の動作レンジを適切に設定可能なフラクショナルN−PLL回路等を提供すること。 【解決手段】フラクショナルN−PLL回路20は、制御電圧範囲に対して複数の出力周波数範囲を設定可能な電圧制御発振回路24と、電圧制御発振回路24の複数の出力周波数範囲を探索し、1つの出力周波数範囲を選択する周波数選択回路26と、電圧制御発振回路24の出力から電圧制御発振回路24の入力に至る信号経路上に設けられた分周回路25と、デルタシグマ変調を行い、分周回路25の分周比を設定する分周設定回路27と、を含む。分周設定回路27は、周波数選択回路26が電圧制御発振回路24の複数の出力周波数範囲の探索中は、周波数選択回路26が探索を終了した後よりも低い周波数でデルタシグマ変調を行う。 【選択図】図2 |
||||||
| 85 | ベースバンド−無線周波数アップコンバーター | JP2014509749 | 2012-05-11 | JP5841242B2 | 2016-01-13 | ウド カルタウス |
| 86 | アイドルトーン分散装置及び周波数計測装置 | JP2014101818 | 2014-05-15 | JP2015220552A | 2015-12-07 | 轟原 正義 |
| 【課題】デルタシグマ変調で発生する周期的な量子化雑音であるアイドルトーンを抑圧する。 【解決手段】アイドルトーン分散装置1Aは、n個のFDSM(1)〜FDSM(n)と、アイドルトーンの位相が全て異なるように被測定信号Fxと基準信号Fcとの位相を相対的に調整して、n組の出力被測定信号及び出力基準信号を生成して、n個のFDSM(1)〜FDSM(n)の各々に供給する位相調整部10と、n個のFDSM(1)〜FDSM(n)の出力データOUT1〜OUTnを加算して周波数デルタシグマ変調信号Yを出力する加算器30とを備える。 【選択図】図1 |
||||||
| 87 | パルス合成回路 | JP2013123048 | 2013-06-11 | JP5821901B2 | 2015-11-24 | 中西 芳徳; 川口 剛; 関谷 守 |
| 88 | 信号変調回路 | JP2014009841 | 2014-01-22 | JP5786976B2 | 2015-09-30 | 中西 芳徳; 川口 剛; 関谷 守 |
| 89 | クロック生成回路 | JP2013254860 | 2013-12-10 | JP2015114749A | 2015-06-22 | 佃 恭範 |
| 【課題】クロック信号におけるノイズを低減する。 【解決手段】位相差比較回路は、入力された入力クロック信号と帰還信号とのそれぞれの位相を比較して入力クロック信号および帰還信号の間の位相差を示す位相差信号を供給する。フィルタ回路は、位相差信号において周波数が所定の遮断周波数より高い高周波数成分を抑制する。出力回路は、高周波数成分が抑制された位相差信号に対して低周波数帯域のノイズ成分を減少させ、高周波数帯域のノイズ成分を増加させる変調を行って変調を行った位相差信号と基準クロック信号とから出力クロック信号を生成して出力する。分周回路は、出力された出力クロック信号を所定の分周比により分周して位相比較回路に帰還信号として帰還させる。 【選択図】図2 |
||||||
| 90 | 信号処理装置、信号処理方法及びコンピュータプログラム | JP2013237847 | 2013-11-18 | JP2015099964A | 2015-05-28 | 松村 祐樹; 鈴木 志朗 |
| 【課題】2つのシグマデルタ変調信号の切り換えの際に、切り換え点におけるノイズの発生を低減する信号処理装置を提供する。 【解決手段】シグマデルタ変調処理により得られた入力信号を遅延した第1の変調信号と、前記入力信号にシグマデルタ変調処理を再度施して得られた第2の変調信号との、所定の期間内における複数サンプルに渡るビットの出現回数に基づく値が一致するサンプルを検出する信号一致検出部と、前記第1の変調信号と前記第2の変調信号とを切り換えて出力する信号切換部と、前記信号一致検出部で得られた、前記出現回数に基づく値が一致するサンプルで前記信号切換部を切り換える切換制御部と、を備える、信号処理装置が提供される。 【選択図】図1 |
||||||
| 91 | 最尤ビットストリーム符号化を使用する信号の直接デジタル合成 | JP2014539055 | 2012-10-26 | JP2015504622A | 2015-02-12 | アザデット，カメラン |
| 最尤系列推定を使用するRF信号の直接合成のための方法および装置が提供される。RFデジタルRF入力信号は、プロトタイプフィルタによるフィルタリング後、生成されたデジタルストリームが実質的に最小のエラーをもたらすように、デジタルRF入力信号に最尤系列推定を実行してデジタルストリームを生成することにより合成される。実質的に最小のエラーは、プロトタイプフィルタのデジタル出力とデジタルRF入力信号との差を含む。デジタルストリームは、入力デジタルRF信号と実質的に等しい。デジタルストリームはアナログ復元フィルタに適用されてもよく、アナログ復元フィルタの出力は、デジタルRF入力信号を近似するアナログRF信号を含む。 | ||||||
| 92 | Microelectromechanical system | JP2010200790 | 2010-09-08 | JP5563414B2 | 2014-07-30 | 永州 彭; 文宏 黄; 有為 林 |
| 93 | ＭＡＳＨ方式シグマデルタ・モジュレータおよびＤＡ変換回路 | JP2013505639 | 2011-03-18 | JPWO2012127579A1 | 2014-07-24 | 和明 大石 |
| 前段からのN個のデータを入力し、並列に積分演算して後段に出力するM段の並列積分ユニットを有する積分部と、積分部の対応する並列積分ユニットの隣接するオーバーフローの差分を演算すると共に差分を入力し、並列に微分演算して後段に出力する並列微分ユニットを有する微分部と、微分部からの出力を並列直列変換する並列直列変換部と、を有し、積分部の初段の並列積分ユニットは、1つの入力データを並列に受け、積分部の各段の並列積分ユニットおよび微分部の各段の並列微分ユニットは、各段の積分演算および微分演算を、マスタクロックの周波数の1/N倍の周波数の1動作クロックで実行し、並列直列変換部は、並列直列変換の結果を、マスタクロックに同期して出力するMASH方式シグマデルタ・モジュレータが提供される。 | ||||||
| 94 | Baseband - radio frequency up converter | JP2014509749 | 2012-05-11 | JP2014513503A | 2014-05-29 | カルタウス ウド |
| 【課題】ベースバンド−無線周波数アップコンバーターを提供する。
【解決手段】ベースバンド−無線周波数アップコンバーター（１）は、第１のベースバンドサンプルの第１のベースバンド信号を受信するための第１の入力（２０１）、第２のベースバンドサンプルの第２のベースバンド信号を受信するための第２の入力（２０２）、アップコンバートされた無線信号サンプルを供給するための出力（ＴＸ）を有する。 ベースバンド−無線周波数アップコンバーター（１）は、第１のベースバンドサンプルの第１のベースバンド信号と第２のベースバンドサンプルの第２のベースバンド信号を第１の中間サンプルの第１の中間信号（Ｘ ｎ ）、第２の中間サンプルの第２の中間信号（Ｙ ｎ ）、第３の中間サンプルの第３の中間信号（Ｚ ｎ ）に変換するための位相コンバーター（２）を更に有する。 中間サンプルは、無線信号サンプルにアップコンバートされる。 【選択図】図１ |
||||||
| 95 | Ad conversion device and signal processing system | JP2011020003 | 2011-02-01 | JP2012160956A | 2012-08-23 | NIWA ATSUMI; UENO YOSUKE |
| PROBLEM TO BE SOLVED: To provide an AD conversion device and a signal processing system that significantly improve characteristics of AD conversion, whose dynamic range is limited by distortions.SOLUTION: The AD conversion device includes: a first analog-to-digital (AD) converter 11 for converting an input analog signal to a digital signal; a second AD converter 12 for converting an analog signal that is an α multiple of the input analog signal by a coefficient α to a digital signal; a first computing element 14 for multiplying an output signal of the first AD converter by a value αthat is the square of the coefficient α; a second computing element 15 for multiplying an output signal of the second AD converter by a value αthat is the reciprocal of the coefficient α; and a third computing element 16 for outputting a difference between a computation of the first computing element and a computation of the second computing element as an AD conversion result of the input signal. | ||||||
| 96 | Δσ type a/d converter | JP2009247694 | 2009-10-28 | JP2011097241A | 2011-05-12 | MATSUMOTO YOJI; KUMAMOTO TOSHIO; OKUDA TAKASHI |
| <P>PROBLEM TO BE SOLVED: To reduce the bad effect of idle tone in each channel, relating to a ΔΣ type A/D converter in which a plurality of channels for converting an analogue input signal to a digital signal are provided. <P>SOLUTION: The ΔΣ type A/D converter includes a first quantizer 55 which quantizes a received signal for output, a first D/A converter 56 which converts an output signal of the first quantizer 55 to an analogue signal for output, a first operation unit 51 for outputting the signal representing a difference between the first analogue input signal and the output signal of first D/A converter 56, a first integrater 52 which integrates the output signal of the first operation unit 51 for output, a first dither circuit for generating first dither signal, and a second calculator 54 which outputs the output signal of the first integrater 52 added with the first dither signal to the first quantizer 55. <P>COPYRIGHT: (C)2011,JPO&INPIT | ||||||
| 97 | Micro-electromechanical system, system, and operating method thereof | JP2010200790 | 2010-09-08 | JP2011089980A | 2011-05-06 | HO EISHU; HUANG WEN-HUNG; LIN YU-WEI |
| PROBLEM TO BE SOLVED: To provide a micro-electromechanical system (MEMS), a system, and an operating method thereof, with low power consumption and a small chip occupation area. SOLUTION: The micro-electromechanical system (MEMS) 100 includes a micro-mechanical structure 110 generating a first electrical signal. An analog-to-digital converter (ADC) 120 is coupled with the micro-mechanical structure 110. The MEMS is free from including any amplifier between the micro-mechanical structure 110 and the ADC 120 during detection of the first electrical signal and A/D conversion. COPYRIGHT: (C)2011,JPO&INPIT | ||||||
| 98 | Converter for converting digital audio signal to analog audio signal and its converting method | JP2009152859 | 2009-06-26 | JP2010011463A | 2010-01-14 | TU YI-CHANG; LIN WEI-CHUN |
| <P>PROBLEM TO BE SOLVED: To provide a converter for converting a digital audio signal to an analog audio signal. <P>SOLUTION: The converter includes a first circuit, a multiplexer, a low-pass filter, and a D/A conversion circuit. The first circuit receives the digital audio signal and converts the digital audio signal to an N-bit ΣΔ modulated signal; the multiplexer selectively outputs the N-bit ΣΔ modulated signal or an exactly zero signal as an output signal according to a selection signal; the low-pass filter generates a filtered output signal according to the output signal; and the D/A conversion circuit generates the analog output signal according to the filtered output signal. <P>COPYRIGHT: (C)2010,JPO&INPIT | ||||||
| 99 | Δ-σ type modulator and δ-σ type analog-digital conversion circuit | JP2001055069 | 2001-02-28 | JP2002261615A | 2002-09-13 | MAEZAWA KOICHI; MIZUTANI TAKASHI |
| PROBLEM TO BE SOLVED: To provide a highly precise A/D conversion circuit operated in an ultra-high frequency. SOLUTION: The Δ-Σ type A/D conversion circuit is composed of a comparator for connecting a Δ-Σ modulator to two resonant tunnel diodes RTD1, RTD2 between two terminals in series and connecting an electric field effect transistor Tr3 to the resonant tunnel diode RTD1 in parallel, an input electric field effect transistor Tr1, a capacitor C, and a feedback electric field effect transistor Tr2. COPYRIGHT: (C)2002,JPO | ||||||
| 100 | METHODS AND DEVICES FOR ERROR CORRECTION OF A SIGNAL USING DELTA SIGMA MODULATION | EP13898054 | 2013-11-28 | EP3075077A4 | 2017-08-09 | DIONNE DONALD JEFFREY; HOWSE BRIAN LEONARD WILLIAM; MCCANN JENNIFER MARIE |
QQ群二维码
意见反馈
意见反馈