子分类：
| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 1 | 用于基于阈值的信号编码的异步脉冲调制 | CN201580033497.X | 2015-05-19 | CN106663220A | 2017-05-10 | Y·C·尹 |
| 一种信号处理方法包括：将输入信号与一个或多个正阈值以及一个或多个负阈值作比较。该方法还包括基于输入信号与(诸)正阈值和(诸)负阈值的比较来生成输出信号。该方法进一步包括将输出信号反馈至衰退重构滤波器以创建经重构信号并将经重构信号与输入信号组合。 | ||||||
| 2 | 具有可变量化器的调制器 | CN201310347592.X | 2013-08-09 | CN103687179A | 2014-03-26 | 阿蒂拉·托马索维奇; 阿尔诺·拉本施泰因 |
| 本文涉及具有可变量化器的调制器。装置和技术的代表性实施方式提供了一种用于调制器的可变量化器。所述量化器的比较值随着所述调制器的每个时钟周期而改变。所述可变比较值导致所述调制器的扩展频谱输出。 | ||||||
| 3 | 用于内燃机的控制装置和用于该控制装置的运行方法 | CN201710329426.5 | 2017-05-11 | CN107387248A | 2017-11-24 | A.克尼尔; A.奥厄; C.贝福特; M.格吕内瓦尔德 |
| 本发明涉及一种用于内燃机（20）、尤其是车辆的内燃机的控制装置（100），其中为内燃机（20）配属有至少一个氧传感器（22），并且其中控制装置（100）具有一个计算单元（110），该计算单元用于控制内燃机（20）的运行，其特征在于，计算单元（110）具有至少一个集成的模拟／数字、A/D-转换器（112）和配属于至少一个集成的A/D-转换器（112）的多路复用器（114），并且该多路复用器（114）构造用于：使得A/D-转换器（112）的至少一个输入端（ADC0、ADC1、ADC2、ADC3）至少有时候与氧传感器（22）的信号输出端连接。 | ||||||
| 4 | 用于在数字麦克风系统中生成数字输出信号的系统及方法 | CN201480031934.X | 2014-04-08 | CN105379123A | 2016-03-02 | 约翰·L·梅安森; 约翰·C·塔克 |
| 根据本发明的实施例，一种数字麦克风系统可包括麦克风换能器和数字处理系统。麦克风换能器可被配置为生成表示入射到所述麦克风换能器上的音频声音的模拟输入信号。数字处理系统可被配置为将所述模拟输入信号转换为具有三个或三个以上量化电平的第一数字信号，并在数字域中，处理所述第一数字信号以将所述第一数字信号转换为具有两个量化电平的第二数字信号。 | ||||||
| 5 | 差分编码与解码方法以及相应的电路 | CN94191941.2 | 1994-04-29 | CN1121759A | 1996-05-01 | 西尔维奥·卡奇; 莫里早·拉泽 |
| 公开了一种用于差分编码和解码的方法和相关电路，差分编码是一种特殊的编码，不是直接对输入信号编码，而是求出输入信号和预测信号之间的差分。这样减少了要传输的信息。本发明的方法进一步减少了信号冗余及要传输的信息。 | ||||||
| 6 | 额外环路延迟补偿电路、方法和连续时间Δ-Σ模数转换器 | CN201510412008.3 | 2015-07-15 | CN106357271A | 2017-01-25 | 郑宇亮 |
| 本发明实施例公开了一种ELD补偿电路，该电路用于对连续时间Δ-Σ模数转换器的ELD时间进行ELD补偿，该电路包括：延时模块和补偿模块；其中，所述延时模块，用于在预设的多个延时时间中选择一个延时时间，基于所选择的延时时间将自身接收的信号延时输出；所述补偿模块，用于根据所述延时模块延时输出的信号进行ELD补偿。本发明实施例还公开了一种ELD补偿方法和连续时间Δ-Σ模数转换器。 | ||||||
| 7 | 具有可变量化器的调制器 | CN201310347592.X | 2013-08-09 | CN103687179B | 2016-03-30 | 阿蒂拉·托马索维奇; 阿尔诺·拉本施泰因 |
| 本文涉及具有可变量化器的调制器。装置和技术的代表性实施方式提供了一种用于调制器的可变量化器。所述量化器的比较值随着所述调制器的每个时钟周期而改变。所述可变比较值导致所述调制器的扩展频谱输出。 | ||||||
| 8 | 控制回路电路 | CN201110035735.4 | 2011-02-01 | CN102195615B | 2014-06-11 | 艾瑞克·索南; 艾伦·罗许; 马汀·肯亚; 石硕; 贾斯汀·盖瑟 |
| 本发明公开了一种控制回路电路。控制回路电路比较输出入号与反馈输出信号，且产生两信号的误差。控制回路电路通过累加多个延迟的误差来积分误差，且量化积分的误差使得量化噪声的频谱整形成高频率而被LC低通滤波器滤除。因此，需要的低频信号几乎不受影响。 | ||||||
| 9 | 控制回路电路 | CN201110035735.4 | 2011-02-01 | CN102195615A | 2011-09-21 | 艾瑞克·索南; 艾伦·罗许; 马汀·肯亚; 石硕; 贾斯汀·盖瑟 |
| 本发明公开了一种控制回路电路。控制回路电路比较输出入号与反馈输出信号，且产生两信号的误差。控制回路电路通过累加多个延迟的误差来积分误差，且量化积分的误差使得量化噪声的频谱整形成高频率而被LC低通滤波器滤除。因此，需要的低频信号几乎不受影响。 | ||||||
| 10 | 差分编码与解码方法以及相应的电路 | CN94191941.2 | 1994-04-29 | CN1068495C | 2001-07-11 | 西尔维奥·卡奇; 莫里早·拉泽 |
| 公开了一种用于差分编码和解码的方法和相关电路，差分编码是一种特殊的编码，不是直接对输入信号编码，而是求出输入信号和预测信号之间的差分。这样减少了要传输的信息。本发明的方法进一步减少了信号冗余及要传输的信息。 | ||||||
| 11 | しきい値ベースの信号コーディングのための非同期パルス変調 | JP2016574409 | 2015-05-19 | JP2017526224A | 2017-09-07 | ヨン、ユン・チュル |
| 信号処理の方法は、入力信号を1つまたは複数の正しきい値および1つまたは複数の負しきい値と比較することを含む。本方法は、入力信号と(1つまたは複数の)正しきい値および(1つまたは複数の)負しきい値との比較に基づいて出力信号を生成することをも含む。本方法は、再構成された信号を作成するために出力信号を減衰再構成フィルタにフィードバックすることと、再構成された信号を入力信号と合成することとをさらに含む。 | ||||||
| 12 | 医療装置識別器 | JP2015523168 | 2013-07-16 | JP2015532602A | 2015-11-12 | ホートン，ロドニー，ピー．; ピアース，ジョン，アンソニー; ヴァルヴァノ，ジョナサン，ウォーカー |
| 医療装置識別器は、埋め込まれた医療装置を識別することができる。構成の一例では、この医療装置識別器が、記憶された1つまたは複数のディジタル化された波形に基づく電磁信号を、埋め込まれた装置に送る。装置は次いで、返された電磁信号を感知し、それらの返された電磁信号に基づいて、埋め込まれた装置を識別する。この医療装置識別器は、記憶されたディジタル化された波形に基づく前記電磁信号を、アナログ−ディジタル変換器を使用して生成することができ、前記返された電磁信号を、異なる装置製造業者に対応する記憶された1つまたは複数のディジタルテンプレートと比較することができる。この比較は相互相関を使用して実行することができる。別の態様では、ポータル装置が、医療装置の供給業者を識別する識別サブシステムと、識別された供給業者の医療装置に対するサービスを提供するコールセンターと双方向通信を確立する通信サブシステムとを含む。このポータル装置は、医療装置と識別された供給業者との間で情報を中継することができる。 | ||||||
| 13 | Fm demodulator | JP18125690 | 1990-07-09 | JP2618742B2 | 1997-06-11 | 康人 竹内 |
| 14 | 電力ルータ装置及び電力伝送システム | JP2016171208 | 2016-09-01 | JP2017085871A | 2017-05-18 | YAMAMOTO ATSUSHI; HARA SHOICHI; NISHIMOTO TAIKI; MASUDA KOHEI |
| 【課題】新たな電力伝送方式を実現しうる電力ルータ装置、及びそれを有する電力伝送システムを提供する。【解決手段】電力ルータ装置は、所定の電力を、第1の分配電力及び第2の分配電力とを含む複数の分配電力に分配する電力分配器と、前記第1の分配電力を第1の変調符号で符号変調して第1の符号変調電力を生成する第1の符号変調器と、前記第2の分配電力を第2の変調符号で符号変調して第2の符号変調電力を生成する第2の符号変調器とを備える。前記第1の符号変調電力は交流電力であり、前記第2の符号変調電力は交流電力である。【選択図】図14 | ||||||
| 15 | Electronic sampling circuit | JP22979798 | 1998-08-14 | JPH11142371A | 1999-05-28 | LAW DEREK; FUGGLE GRAHAM ANTHONY; EDWARDS STEPHEN JOHN |
| PROBLEM TO BE SOLVED: To provide a sampling circuit which measures the difference between two or more analog signals by using an analog-to-digital converter whose costs are lower and whose number of bits is smaller. SOLUTION: A linear lamp at a square-wave voltage is applied to a first electrode which is immersed in a solution. A current which is obtained by an adjacent electrode is converted into a voltage for a sampling operation. A pair of sample-and-hold circuits 40, 42 store signals which are sampled in the peak of square-wave pulses and in an adjacent valley. An analog difference circuit 44 which follows subtracts two signals. A signal which is obtained as a result is converted into a digital code by an analog-to-digital converter 46 which is low-cost and whose number of bits is small, and it is stored on a microprocessor 48. A sampling process is repeated with reference to continuous square waves along the lamp. COPYRIGHT: (C)1999,JPO | ||||||
| 16 | Differential coding and decoding method and associated circuit | JP52389794 | 1994-04-29 | JPH08509583A | 1996-10-08 | キュッチ、シルビオ; ラザー、マウリジオ |
| (57)【要約】 差動コード化およびデコード方法ならびに関連回路を開示している。 差動コード化は特別のタイプのコード化であり、これは入力信号を直接コード化する代りに、信号とその予測信号との差を形成する。 これは送信される情報の減少を可能にする。 発明された方法はさらに信号冗長度および送信される情報を減少することができる。 | ||||||
| 17 | Transmitting method for a-d converting output | JP6205179 | 1979-05-19 | JPS55153441A | 1980-11-29 | SONEHARA NOBORU |
| PURPOSE:To enable to reduce the storage of error, by adding the difference between the changed value and the maximum display enable value to the next changed value. CONSTITUTION:The circuit comprises the A-D conversion input terminal 1, the first register 2, control unit 3, the second register 4, output terminal 5, the third register 3 6, the fourth register 7 containing maximum display enable value DELTAXx, flag 8 indicating minus sign, and flag 9 indicating whether or not the data output before is DELTAXx. With this constitution, the value not displayed before in the register 6, that is, the error of transmission data is sequentially added, and since the sum of the error and DELTAXk (increment between the digital values Xk-1 and Xk at sample time Tk-1 and Tk) is compared with DELTAXx, if the increment DELTAXn+3<DELTAXx like the sample time Tn+3, the error is cancelled by DELTAXx-DELTAXn+3, to avoid the storage of error and to reduce the error. | ||||||
| 18 | JPS4844590B1 - | JP3693769 | 1969-05-13 | JPS4844590B1 | 1973-12-25 | |
| 19 | Modem and RF chips, application processor including the same and operating method thereof | US15614667 | 2017-06-06 | US10050661B2 | 2018-08-14 | Jun-Ho Huh; Ho-Rang Jang; Seok-Chan Kim; In-Tae Kang; Sang-Heon Lee; Kwan-Yeob Chae; June-Hee Lee; Sang-Hune Park; Jae-Chol Lee; Hyung-Kweon Lee |
| A modem chip communicates with a radio frequency (RF) chip and includes a digital interface configured to receive data including a plurality of samples from the RF chip based on digital communication. A logic block generates a frame synchronization signal based on a clock signal in the modem chip, provides the generated frame synchronization signal to the digital interface, and receives the plurality of samples in synchronization with the frame synchronization signal. | ||||||
| 20 | Delta sigma ADC with output tracking for linearity | US15394100 | 2016-12-29 | US09979411B1 | 2018-05-22 | Amit Kumar Gupta; Peng Cao; Venkata Krishnan Kidambi Srinivasan |
| An exemplary circuit includes a tracking circuit, a current estimator, a switch control logic, and a switching load circuit. The tracking circuit tracks a digital output signal of a delta-sigma modulator (DSM) and provides a tracking signal representing an average of the digital output signal during a time period. The current estimator determines an amount of loading to be applied to positive and negative reference voltages based on the tracking signal. The switching load circuit is coupled to positive and negative reference voltages of the DSM, the switching load circuit connects a selected amount of loading to the positive and negative reference voltages in response to a control signal to balance a reference load current applied to the DSM. The switch control logic provides the control signal to the switching load circuit based on the determined amount of loading to be applied to the positive and negative reference voltages. | ||||||
QQ群二维码
意见反馈
意见反馈