| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 1 | 用于从ΣΔ转换器中的输入信号分离出基准电流的方法和设备 | CN201380008847.8 | 2013-02-08 | CN104106217B | 2017-06-09 | A·W·谢里; G·巴纳里埃; R·S·马奥里诺 |
| 一种积分器系统可具有其中每个采样电路具有用于对差分输入信号的各个分量进行采样的采样电容器的一对采样电路以及具有耦接至采样电路的输出的输入的积分器。系统可具有耦接在采样电容器的输入端之间的短路开关。短路开关可在采样电路的采样阶段与输出阶段之间的间隙阶段期间接入。通过使得采样电容器的输入端短接在一起，设计降低了系统汲取的电流，而且在一些设计中切断电流汲取和系统采样的信息内容之间的关系。公开的结构用于模拟和数字输入信号。 | ||||||
| 2 | 用于ΣΔADC的混扰器的稳定性校正 | CN201380008539.5 | 2013-02-08 | CN104106216B | 2017-03-22 | G·巴纳里埃; A·W·谢里 |
| 一种ΣΔ模数转换器(“ΣΔADC”)可包括环路滤波器，ADC、反馈数模转换器(“DAC”)以及控制电路。反馈DAC可包括多个单位元件(电阻器，电容器，或电流源)，它们理想地彼此相同但是由于制造期间引入的失配误差而有所变化。失配误差可在ΣΔADC输出信号中引入产生不期望的噪声频率和非线性的信号误差。本发明的实施例提供了稳定的二阶混扰器，其实现了ΣΔADC对频率响应的整形以降低DAC单位元件之间的失配误差的影响。二阶混扰器可包括累加校正器，其可抑制混扰器内累加器的饱和。该抑制可压缩每个累加器的累加值的范围同时保持值的连贯以稳定二阶混扰器的操作。 | ||||||
| 3 | ∑-Δ模数转换器 | CN201410155996.3 | 2014-04-17 | CN104954018A | 2015-09-30 | 斯笑岷 |
| 本申请公开了一种∑-Δ模数转换器。该∑-Δ模数转换器包括：求和级，用于接收输入信号，并且通过从输入信号中减去第一反馈信号与第二反馈信号来生成误差信号；环路滤波器，其耦接到求和级的输出端，用于对所述误差信号进行滤波；量化器，其耦接到环路滤波器的输出端，用于量化被滤波的误差信号以生成量化信号，并用于根据被滤波的误差信号生成过载信号，其中过载信号用于指示被滤波的误差信号是否过载和/或过载程度；第一数模转换器，其耦接到量化器以接收量化信号，用于根据量化信号生成第一反馈信号；以及第二数模转换器，其耦接到量化器以接收过载信号，用于根据过载信号生成第二反馈信号。 | ||||||
| 4 | SIGMA-DELTA调制设备和SIGMA-DELTA调制功率放大器 | CN201410838390.X | 2014-12-30 | CN104767495A | 2015-07-08 | 楠繁雄 |
| 本发明涉及sigma-delta调制设备和sigma-delta调制功率放大器。为了抑制宽频带中的噪声产生，以及为了抑制时钟速度在sigma-delta调制设备和sigma-delta调制功率放大器中升高。sigma-delta调制器根据预先给定的时钟为来自数字调制器的数字输出创建sigma-delta调制信号。阈值比较器指出来自数字调制器的数字输出的电平高于预定阈值的部分，并且发送得到的输出。替换单元用来自对应的疏化单元的输出替换被指出的部分。滤波单元对来自替换单元的输出执行带阻滤波处理，并且数模转换器(D/A)对来自滤波单元的输出执行数模转换。 | ||||||
| 5 | 改善连续时间ΔΣ调制器的稳定性的系统与方法 | CN201410464741.5 | 2014-09-12 | CN104579345A | 2015-04-29 | 李棹; D·阿尔德雷德 |
| 本发明涉及改善连续时间Δ∑调制器的稳定性的系统与方法。一种包括连续时间Δ∑调制器与校准逻辑的模拟数字转换器(ADC)。校准逻辑可以在没有中断ADC正常工作情况的下(例如，在现场)校准连续时间Δ∑调制器的直接反馈与快闪时钟延迟系数。因此，校准逻辑可以通过校准次优系数矫正性能与稳定性降级。 | ||||||
| 6 | 具备检索功能的数字信号处理装置 | CN201410069134.9 | 2014-02-27 | CN104217737A | 2014-12-17 | 宫本贵史 |
| 本发明提供一种具备检索功能的数字信号处理装置，即使是1位数字信号也能够容易且可靠地检索到预期的位置。数字信号处理装置的控制部(18)从存储部(20)提取由轻推转盘(22)指定的位置起的预定时间的1位数字信号并反复输出到多位化器(10)。多位化器(10)将1位数字信号转换成多位，通过乘法运算器(12)进行淡入和淡出处理，并通过ΔΣ调制器(14)再转换成1位数字信号并输出。 | ||||||
| 7 | 带抖动的西格玛德尔塔调制器 | CN201380008559.2 | 2013-02-08 | CN104137422A | 2014-11-05 | R·S·毛瑞诺; C·G·莱登 |
| 一种西格玛德尔塔调制器可以包括环路滤波器和加法器，所述加法器配置成接受环路滤波器的输出和抖动输入信号。加法器可进一步配置成将环路滤波器的输出和抖动输入信号组合成组合输出信号。西格玛德尔塔调制器还可以包括量化器，其配置成接受来自加法器的组合输出信号，并且将组合信号量化成量化器输出信号。西格玛德尔塔调制器可以进一步包括第一减法器，其配置成接受量化器输出信号并且从量化器输出信号中减去抖动输入信号。 | ||||||
| 8 | 使用最大似然比特流编码的信号的直接数字合成 | CN201280060981.8 | 2012-10-26 | CN103999416A | 2014-08-20 | K·阿扎德特 |
| 提供了用于使用最大似然序列估计的直接合成RF信号的方法和装置。通过对数字RF输入信号执行最大似然序列估计来合成RF数字RF输入信号以产生数字流，以使得在由原型滤波器滤波后所产生的数字流产生基本上最小的误差。所述基本上的最小误差包括所述原型滤波器的数字输出与数字RF输入信号之间的差。所述数字流基本上与输入的数字RF信号相等。所述数字流可以被施加到模拟复原滤波器，并且模拟复原滤波器的输出包括与数字RF输入信号近似的模拟RF信号。 | ||||||
| 9 | 基于块的波峰因子降低(CFR) | CN201280060978.6 | 2012-10-26 | CN103988473A | 2014-08-13 | K·阿扎德特; A·莫利纳; J·H·奥斯莫; 于盟林; R·萨切兹 |
| 提供了基于块的波峰因子降低(CFR)技术。一种示例性的基于块的波峰因子降低方法包括：获取包括多个样本的数据样本块；将数据块应用到波峰因子降低块中；以及从波峰因子降低块提供经处理的数据块。基于块的波峰因子降低方法能够可选地为数据块而迭代执行多次。数据样本块可包括具有至少一个指针块的扩展块。例如，可采用至少两个前指针块和一个后指针块。例如，能够仅仅在数据块样本中以及在第一个前指针块中抵消峰值。 | ||||||
| 10 | 具有拥有由用户定义的用于数字预失真(DPD)以及其它非线性应用的非线性函数的指令集的处理器 | CN201280060773.8 | 2012-10-26 | CN103975564A | 2014-08-06 | K·阿扎德特; 于盟林; S·C·皮纳尤尔特; J·威廉姆斯; A·莫利纳 |
| 提供一种具有指令集的处理器，其中指令集有用于数字预失真(DPD)和其它非线性应用的由用户定义的非线性函数。一种信号处理功能，诸如数字预失真，通过获得针对输入值x执行至少一个非线性函数的至少一个软件指令，以软件实现，其中该至少一个非线性函数包含至少一个由用户指定的参数；响应于用于具有至少一个由用户指定的参数的至少一个非线性函数的至少一个软件指令，来执行下列步骤：调用至少一个功能单元，所述功能单元实现至少一个软件指令以将所述非线性函数应用到所述输入值x；以及生成对应于所述输入值x的非线性函数的输出。由用户指定的参数可以可选地被从存储器加载到至少一个寄存器中。 | ||||||
| 11 | 微机电系统以及其操作方法 | CN201010282276.5 | 2010-09-09 | CN102020233B | 2013-01-30 | 彭永州; 黄文宏; 林有为 |
| 一种微机电系统及其操作方法，该微机电系统包括：一微机械结构，用于产生一第一电信号；以及一模拟数字转换器(ADC)，耦接该微机械结构，其中该微机电系统不包括任何放大器位于该微机械结构与该模拟数字转换器之间。本发明的微机电系统以及其操作方法具有合意的功率消耗及/或具有合意的面积。 | ||||||
| 12 | 具有误差平均功能的切换式电容电路与其方法 | CN200710089010.7 | 2007-03-29 | CN101051832B | 2011-07-13 | 林嘉亮 |
| 一种切换式电容电路，经由一采样阶段、一第一转移阶段及一第二转移阶段周期性地工作。在该采样阶段，该切换式电容电路对一输入电压进行采样，在该第一转移阶段，利用一比例放大该采样的输入电压并转移到一第一负载，在该第二转移阶段，该切换式电容电路对于该多个电容中至少一电容将其连接端之一极性反向改变，且利用一比例放大该采样的输入电压并转移到一第二负载。 | ||||||
| 13 | 基于块的波峰因子降低(CFR) | CN201280060978.6 | 2012-10-26 | CN103988473B | 2017-06-06 | K·阿扎德特; A·莫利纳; J·H·奥斯莫; 于盟林; R·萨切兹 |
| 提供了基于块的波峰因子降低(CFR)技术。一种示例性的基于块的波峰因子降低方法包括：获取包括多个样本的数据样本块；将数据块应用到波峰因子降低块中；以及从波峰因子降低块提供经处理的数据块。基于块的波峰因子降低方法能够可选地为数据块而迭代执行多次。数据样本块可包括具有至少一个指针块的扩展块。例如，可采用至少两个前指针块和一个后指针块。例如，能够仅仅在数据块样本中以及在第一个前指针块中抵消峰值。 | ||||||
| 14 | 使用最大似然比特流编码的信号的直接数字合成 | CN201280060981.8 | 2012-10-26 | CN103999416B | 2017-03-08 | K·阿扎德特 |
| 提供了用于使用最大似然序列估计的直接合成RF信号的方法和装置。通过对数字RF输入信号执行最大似然序列估计来合成RF数字RF输入信号以产生数字流，以使得在由原型滤波器滤波后所产生的数字流产生基本上最小的误差。所述基本上的最小误差包括所述原型滤波器的数字输出与数字RF输入信号之间的差。所述数字流基本上与输入的数字RF信号相等。所述数字流可以被施加到模拟复原滤波器，并且模拟复原滤波器的输出包括与数字RF输入信号近似的模拟RF信号。 | ||||||
| 15 | 利用Δ-∑调制的信号误差校正的方法和装置 | CN201380079886.7 | 2013-11-28 | CN105594126A | 2016-05-18 | D·J·迪翁; B·L·W·豪斯; J·M·麦卡恩 |
| 描述了一种用于校正数控振荡器中的晶体振荡器的长期相位漂移的方法。该方法包括以下步骤：确定振荡器信号中的与外部时间基础比较的相位误差；对所述相位误差进行Δ-∑调整，以生成Δ-∑误差比特流；基于所述Δ-∑误差比特流，在每个时钟周期中从所述相位增量值对误差校正步长进行有条件地相加或相减，以创建调制相位增量值；以及将所述调制相位增量值相加至相位累加器，以生成误差校正输出数字信号。Δ-∑基础的误差校正方法避免了乘法器的使用。如果由相同参考振荡器进行驱动，则能够在被配置为不同输出频率的多个数控振荡器中使用相同的Δ-∑误差信号。 | ||||||
| 16 | 电机驱动电压控制装置以及电机驱动电压控制方法 | CN201380067496.8 | 2013-12-12 | CN104981975A | 2015-10-14 | 浦田顺一; 稻叶雅幸 |
| 抑制伴随量化噪声增大，施加电压的控制精度降低，且提高电机速度的控制精度。在根据驱动指令信号形成供应给电机的驱动电压信号时，在进行PWM调制前进行低层次化以及噪声整形调制。通过低层次化，将驱动电压信号的层次度设为PWM调制的分辨率的范围内，即使驱动电压信号为高频率也能够进行PWM调制。通过噪声整形调制，使驱动电压信号中包含的数字化导致的量化噪声偏重于高频带域侧，从而降低低频带域侧的量化噪声的等级。通过对基于低层次化的调制信号之中的高频带域侧的分量进行截断并使用低频带域侧的分量，从而抑制量化噪声，以高精度来控制施加给电机的驱动电压。 | ||||||
| 17 | 用于ΣΔADC的混扰器的稳定性校正 | CN201380008539.5 | 2013-02-08 | CN104106216A | 2014-10-15 | G·巴纳里埃; A·W·谢里 |
| 一种ΣΔ模数转换器(“ΣΔADC”)可包括环路滤波器，ADC、反馈数模转换器(“DAC”)以及控制电路。反馈DAC可包括多个单位元件(电阻器，电容器，或电流源)，它们理想地彼此相同但是由于制造期间引入的失配误差而有所变化。失配误差可在ΣΔADC输出信号中引入产生不期望的噪声频率和非线性的信号误差。本发明的实施例提供了稳定的二阶混扰器，其实现了ΣΔADC对频率响应的整形以降低DAC单位元件之间的失配误差的影响。二阶混扰器可包括累加校正器，其可抑制混扰器内累加器的饱和。该抑制可压缩每个累加器的累加值的范围同时保持值的连贯以稳定二阶混扰器的操作。 | ||||||
| 18 | 具有减少的量化级的多级Σ-Δ模数转换器 | CN201280050524.0 | 2012-10-10 | CN103875185A | 2014-06-18 | 卡洛·平纳 |
| 本发明涉及多级Σ-Δ模数转换器（200），包括：直接路径（d1），其具有接收输入模拟信号（X）的输入端子（Id1）和提供对应于输入模拟信号（Ｘ）的输出数字信号（Y）的输出端子（Od1），直接路径（d1）包括：模拟积分器（2），其具有接收代表输入模拟信号（X）的第一模拟信号（X2）的输入端子（I2）和提供第二模拟信号（X3）的输出端子（O2）；第一计算块（S3），其布置成接收第二模拟信号（X3）且提供第一模拟计算信号（X4）；量化器（3），其具有操作性地连接至第一计算块（S3）以接收第一模拟计算信号（X4）的相应的输入端子（I3）以及操作性地连接至直接路径（d1）的输出端子（Od1）的相应的输出端子（O3）。转换器（200）的特征在于：直接路径（d1）还包括插入在量化器（3）的输出端子（O3）和转换器（200）的输出端子（Od1）之间的数字积分器（4），数字积分器（4）包括延迟块（5），其具有接收输出数字信号（Y）的输入端子（I5）和用于提供延迟数字信号（DS1）的输出端子（O5），且其特征在于：转换器包括第一反馈路径（f1），其布置成将代表存在于数字积分器（4）的延迟块（5）的输出端子（O5）处的延迟数字信号（DS1）的反馈模拟信号（AN1）提供给第一计算块（S3），第一计算块（S3）布置成从第二模拟信号（X3）中减去反馈模拟信号（AN1）。 | ||||||
| 19 | 三角积分调变器以及三角积分调变方法 | CN201110309505.2 | 2011-10-13 | CN102457282B | 2014-04-09 | 林育信; 蔡鸿杰; 黄胜瑞 |
| 本发明提供一种三角积分调变器，其包含有一处理电路、一量化器、一截断器以及一反馈电路。该处理电路用以接收一输入信号以及一模拟信息，并经由对该输入信号与该模拟信息间之一差值执行积分，以产生一积分信号。该量化器包含有一连续近似缓存器模拟-数字转换器，用以接收该积分信号以及依据该积分信号来产生一数字信息。该截断器用以接收该数字信息，并依据该数字信息来产生一截断信息。该反馈电路用以依据该截断信息来产生该模拟信息。其中该截断器之阶数小于该积分程序之阶数。 | ||||||
| 20 | 三角积分调变器以及三角积分调变方法 | CN201310419688.2 | 2013-09-13 | CN103684471A | 2014-03-26 | 许云翔 |
| 本发明提供了一种三角积分调变器以及三角积分调变方法，该三角积分调变器包含有一三角积分调变回路以及多个额外回路延迟调整电路。该三角积分调变回路会将一模拟输入转换为一数字输出，该些额外回路延迟调整电路会依据该数字输出来分别执行不同的额外回路延迟调整，以共同调整该三角积分调变回路的一额外回路延迟。此外，一种三角积分调变方法包含有：通过一三角积分调变回路来将一模拟输入转换为一数字输出：以及使用不同的额外回路延迟调整机制来依据该数字输出以共同调整该三角积分调变回路的一额外回路延迟。通过本发明，可以调整/补偿现有技术中使用额外回路延迟所产生的不良效应，进而改善整体的效能。 | ||||||
QQ群二维码
意见反馈
意见反馈