子分类：
- H03M1/001： .{模拟/数字/模拟的转换}
- H03M1/002： .{节约能量的方法}
- H03M1/004： .{可重构模拟/数字或数字/模拟转换器(H03M1/02优先)}
- H03M1/02： .可逆模/数转换器
- H03M1/04： .应用随机技术的
- H03M1/06： .连续地补偿或防止物理参数有害影响(周期性地,例如.通过使用多个存储修正值的入H03M1/10)
- H03M1/10： .校正或测试
- H03M1/12： .模/数转换器(H03M1/001至H03M1/004且H03M1/02至H03M1/10优先)
- H03M1/66： .数/模转换器(H03M1/001至H03M1/004且H03M1/02至H03M1/10优先)
| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 21 | ∑-Δ模数转换器 | CN201410155996.3 | 2014-04-17 | CN104954018A | 2015-09-30 | 斯笑岷 |
| 本申请公开了一种∑-Δ模数转换器。该∑-Δ模数转换器包括：求和级，用于接收输入信号，并且通过从输入信号中减去第一反馈信号与第二反馈信号来生成误差信号；环路滤波器，其耦接到求和级的输出端，用于对所述误差信号进行滤波；量化器，其耦接到环路滤波器的输出端，用于量化被滤波的误差信号以生成量化信号，并用于根据被滤波的误差信号生成过载信号，其中过载信号用于指示被滤波的误差信号是否过载和/或过载程度；第一数模转换器，其耦接到量化器以接收量化信号，用于根据量化信号生成第一反馈信号；以及第二数模转换器，其耦接到量化器以接收过载信号，用于根据过载信号生成第二反馈信号。 | ||||||
| 22 | 针对模数转换器的宽范围输入电流电路 | CN201380070782.X | 2013-12-30 | CN104919709A | 2015-09-16 | S·科恩 |
| 针对ADC的输入电路，包括：第一电阻器，其耦合至ADC的输入；第二电阻器，其耦合至ADC的输入并且被配置成提供电流路径；电子控制开关，其耦合至第一电阻器并且被配置成提供经过第一电阻器的并联电流路径；以及控制电路；其中控制电路被配置成在输入电流呈现出第一预定范围内的强度的情况下在高电流模式中操作，并且被配置成在输入电流呈现出与第一预定范围不同的第二预定范围内的强度的情况下在低电流模式中操作，其中在高电流模式中控制电路被配置成闭合电子控制开关，而在低电流模式中控制电路被配置成断开电子控制开关。 | ||||||
| 23 | 用于模数转换器的宽范围输入的方法和装置 | CN201510094748.7 | 2015-03-03 | CN104901696A | 2015-09-09 | S·科恩; G·列夫哈 |
| 一种为模数转换器(ADC)提供宽范围的输入电流的方法，该方法包括：接收输入电流；选择多个可选比值中的一个比值；以及生成至少一个感测电流，该至少一个生成的感测电流和所接收的输入电流的幅度展现所选择的比值，其中该ADC被安排成接收该至少一个生成的感测电流的电压表示。 | ||||||
| 24 | 一种2bitspercircle高速逐次逼近型模数转换器 | CN201510256338.8 | 2015-05-19 | CN104811203A | 2015-07-29 | 徐代果; 徐世六; 胡刚毅; 陈光炳; 王健安 |
| 本发明提供一种2bits per circle高速逐次逼近型模数转换器，包括开关S2、采样开关S1和S3、电容阵列DAC1和DAC2、比较器COMP1-COMP3、编码电路、与电容阵列DAC1对应的开关阵列SW1和与电容阵列DAC2对应的开关阵列SW2，以及移位寄存器和数字校正单元。本发明提供的模数转换器，相比于传统1bit per circle结构的逐次逼近型模数转换器其工作速度可以提高一倍，相比于传统2bit per circle结构的逐次逼近型模数转换器，可以在高位大电容不完全建立的情况下，继续进行逐次逼近过程并且不会因此发生错误，且不需要加入冗余位电容来补偿前级大电容建立不完全所造成的误差；且由于编码电路的存在，可以有效的实现从温度计码到二进制码的转换，并且还可通过随机化选通三个比较器来减小比较器所带来的固有误差。 | ||||||
| 25 | D/A转换器的控制方法和D/A转换器、A/D转换器的控制方法和A/D转换器 | CN201480002489.4 | 2014-08-13 | CN104685789A | 2015-06-03 | 山本竜蔵; 中西纯弥; 中元圣子 |
| 本发明涉及一种D/A转换器的控制方法和D/A转换器、A/D转换器的控制方法和A/D转换器，其不使用自举电路等大规模电路就能够抑制既存的n次谐波。本发明的D/A转换器(10)是能够抑制模拟输出信号的既存的n次谐波(n为2以上的整数)的产生的D/A转换器(10)。具备将输入的数字信号转换为模拟信号的D/A转换部(11)、任意地控制该D/A转换部(11)的采样阶段和积分阶段的定时的控制部(12)。D/A转换部(11)构成为产生任意的n次谐波，使任意的n次谐波与具有既存的n次谐波的模拟输出信号重叠。 | ||||||
| 26 | 改善连续时间ΔΣ调制器的稳定性的系统与方法 | CN201410464741.5 | 2014-09-12 | CN104579345A | 2015-04-29 | 李棹; D·阿尔德雷德 |
| 本发明涉及改善连续时间Δ∑调制器的稳定性的系统与方法。一种包括连续时间Δ∑调制器与校准逻辑的模拟数字转换器(ADC)。校准逻辑可以在没有中断ADC正常工作情况的下(例如，在现场)校准连续时间Δ∑调制器的直接反馈与快闪时钟延迟系数。因此，校准逻辑可以通过校准次优系数矫正性能与稳定性降级。 | ||||||
| 27 | 模数转换器装置及用于检验模数转换器的多路复用器的方法 | CN201380012589.0 | 2013-01-24 | CN104205642A | 2014-12-10 | R·卡纳 |
| 本发明涉及一种模数转换器装置(1)，其具有多路复用器(20)和模数转换器(30)，所述多路复用器包括具有至少一个开关(S3、S4、S5)的多个信道(K1至Kn)，所述模数转换器的模拟输入端(Sana)与所述多路复用器(20)的所述输出端口(AP)相连接，以及涉及一种用于检验模数转换器(30)的多路复用器(20)的方法。依据本发明，在至少一个信道(K1至Kn)中设置用于测试所述多路复用器(20)的至少一个另外的开关，所述至少一个另外的开关将所述输入端口(EP1至EPn)和/或所述相对应的信道(K1至Kn)的所述输出端口(AP)和/或所述相对应的信道(K1至Kn)与预先给定的电压电势(Uint、UP、地、UT)相连接。 | ||||||
| 28 | 数字模拟转换器 | CN201210314093.6 | 2012-08-29 | CN103516368A | 2014-01-15 | 陈建铭; 苗蕙雯; 左克扬 |
| 一种数字模拟转换器，响应灰阶值的多个数值产生对应的多个电压。数字模拟转换器包括解码装置及运算放大器。解码装置于灰阶值中w个最重要位元（Most Significant Bit，MSB）相同时，提供电平相同的第一至第三输出电压；于w个MSB不相同时，响应于灰阶值中紧邻w个MSB的x个MSB提供第一中间电压及第二中间电压，并选择性地控制第一至第三输出电压为第一及第二中间电压其中之一。运算放大器根据第一至第三输出电压内插得到像素电压，其中w及x之和小于或等于灰阶值的位元数。 | ||||||
| 29 | 半导体集成电路装置和数据处理系统 | CN201310045105.4 | 2013-02-05 | CN103297051A | 2013-09-11 | 川上史树; 矢田直树; 纲川裕之 |
| 提供能够以任意的顺序对从外部输入的多个模拟信号进行A/D变换的半导体集成电路装置和数据处理系统。设置：多个模拟端口（AN0~AN3）；A/D变换部（118），能够对每个预先设定的假想通道执行用于将经上述模拟端口取入的模拟信号变换成数字信号的A/D变换处理；A/D变换控制部（125），控制上述A/D变换部的动作。上述A/D变换控制部包含：假想通道寄存器，能够设定上述假想通道与上述模拟端口的对应关系；扫描组形成用寄存器，能够设定扫描组的开始位置和结束位置。上述A/D变换控制部连续地执行关于从与上述开始指针对应的假想通道到与上述结束指针对应的假想通道的多个假想通道的A/D变换处理。 | ||||||
| 30 | 空闲侦听时的数据处理方法、设备和系统 | CN201210450263.3 | 2012-11-12 | CN102932888A | 2013-02-13 | 高波; 肖振宇; 刘培 |
| 本发明提供一种空闲侦听时的数据处理方法、设备和系统。该方法包括在空闲侦听模式下，采用N比特ADC采样第一模拟信号；在收发模式下，采用M比特ADC采样第二模拟信号；其中，N和M均为整数，且N小于M。本发明实施例可以降低ADC在空闲侦听时的功耗。 | ||||||
| 31 | 电子设备以及输出方法 | CN201280000743.8 | 2012-04-20 | CN102859391A | 2013-01-02 | 格里戈里·J·曼; 王晋中 |
| 本发明涉及电子设备以及输出方法。实施方式的电子设备（1）具备阈值确定部（12）、多个比较器电路（2a～2h）、时间数字转换电路（3a～3h）、低通滤波器部（11）、模拟数字转换电路（10）以及能量计算部（9）。阈值确定部（12）动态地确定多个阈值。各比较器电路（2a～2h）将对应的阈值和模拟输入信号进行比较。当模拟输入信号与多个阈值中的阈值一致时，或者当模拟输入信号超过了该阈值时，时间数字转换电路（3a～3h）通过输出时间值来输出多个时间值。低通滤波器部（11）是可调节的，对模拟输入信号进行滤波。模拟数字转换电路（10）根据被滤波后的模拟输入信号生成数字信号。能量计算部（9）响应触发信号的接收计算数字信号的能量。 | ||||||
| 32 | 一种2bits per circle高速逐次逼近型模数转换器 | CN201510256338.8 | 2015-05-19 | CN104811203B | 2017-10-13 | 徐代果; 徐世六; 胡刚毅; 陈光炳; 王健安 |
| 本发明提供一种2bits per circle高速逐次逼近型模数转换器，包括开关S2、采样开关S1和S3、电容阵列DAC1和DAC2、比较器COMP1‑COMP3、编码电路、与电容阵列DAC1对应的开关阵列SW1和与电容阵列DAC2对应的开关阵列SW2，以及移位寄存器和数字校正单元。本发明提供的模数转换器，相比于传统1bit per circle结构的逐次逼近型模数转换器其工作速度可以提高一倍，相比于传统2bit per circle结构的逐次逼近型模数转换器，可以在高位大电容不完全建立的情况下，继续进行逐次逼近过程并且不会因此发生错误，且不需要加入冗余位电容来补偿前级大电容建立不完全所造成的误差；且由于编码电路的存在，可以有效的实现从温度计码到二进制码的转换，并且还可通过随机化选通三个比较器来减小比较器所带来的固有误差。 | ||||||
| 33 | D/A转换器的控制方法和D/A转换器、A/D转换器的控制方法和A/D转换器 | CN201480002489.4 | 2014-08-13 | CN104685789B | 2017-08-08 | 山本竜蔵; 中西纯弥; 中元圣子 |
| 本发明涉及一种D/A转换器的控制方法和D/A转换器、A/D转换器的控制方法和A/D转换器，其不使用自举电路等大规模电路就能够抑制既存的n次谐波。本发明的D/A转换器(10)是能够抑制模拟输出信号的既存的n次谐波(n为2以上的整数)的产生的D/A转换器(10)。具备将输入的数字信号转换为模拟信号的D/A转换部(11)、任意地控制该D/A转换部(11)的采样阶段和积分阶段的定时的控制部(12)。D/A转换部(11)构成为产生任意的n次谐波，使任意的n次谐波与具有既存的n次谐波的模拟输出信号重叠。 | ||||||
| 34 | 模数转换器 | CN201410041918.0 | 2014-01-28 | CN103746698B | 2017-02-01 | 范明俊; 方黎明; 刘源 |
| 本发明涉及一种模数转换器。该模数转换器包括：多级比较模块；其中，每级比较模块包括：比较器和亚稳态确定单元；比较器用于当上一级比较模块未处于亚稳态时，接收第一时钟，第一输入信号和第二输入信号，对第一输入信号和第二输入信号进行比较；亚稳态确定单元用于当上一级比较模块未处于亚稳态时，接收第一时钟，根据第一时钟生成参考时钟，如果比较器输出的第二时钟迟于参考时钟，则确定本级比较模块处于亚稳态；比较器还用于当上一级比较模块未处于亚稳态且本级比较模块处于亚稳态时，输出第一电平；当上一级比较模块处于亚稳态且本级比较模块处于亚稳态时，输出第二电平。 | ||||||
| 35 | 一种ADC自动校正的方法及装置 | CN201310306856.7 | 2013-07-19 | CN103346793B | 2016-12-28 | 陈洪波 |
| 本发明提出了一种ADC自动校正的方法及装置。其中，本发明的ADC自动校正的方法通过在视频芯片内部设置可调节的参考电压源，将该参考电压源与ADC装置连接后，系统根据ADC装置的默认的各项性能参数计算出参考电压源的电压信号值转换为数字信号的目标值，并且，通过ADC装置将该电压信号值转换后获得实际的数字信号值，再通过比较数字信号值与目标值的大小后，对ADC装置内相关的转换系数值进行调整以达到自动校正的目的。本发明的ADC装置的校正过程完全自动化，不需要借助外部的校正工具以及专业人员的校正操作，节约了人力成本和操作工时，并且校正效果准确。此外，本发明的ADC自动校正的装置结构简单，易于生产制造。 | ||||||
| 36 | 数字模拟转换器 | CN201210314093.6 | 2012-08-29 | CN103516368B | 2016-12-21 | 陈建铭; 苗蕙雯; 左克扬 |
| 一种数字模拟转换器，响应灰阶值的多个数值产生对应的多个电压。数字模拟转换器包括解码装置及运算放大器。解码装置于灰阶值中w个最重要位元（Most Significant Bit，MSB）相同时，提供电平相同的第一至第三输出电压；于w个MSB不相同时，响应于灰阶值中紧邻w个MSB的x个MSB提供第一中间电压及第二中间电压，并选择性地控制第一至第三输出电压为第一及第二中间电压其中之一。运算放大器根据第一至第三输出电压内插得到像素电压，其中w及x之和小于或等于灰阶值的位元数。 | ||||||
| 37 | 数模转换器电路以及方法 | CN201180058903.X | 2011-12-07 | CN103262422B | 2016-09-21 | S·希鲁希安 |
| 本公开提供了改进的DAC电路以及方法。在一个实施例中，数模转换器接收数字信号并且输出对应于数字信号的第一模拟输出信号。电流缓冲器接收第一模拟输出信号并且生成模拟输出电流。电流输出数模转换器和电流缓冲器构造在集成电路上，并且模拟输出电流耦合至集成电路的引脚。集成电路的引脚接收模拟输出电流并且向集成电路外部的附加电路装置提供模拟输出电流。 | ||||||
| 38 | 多通道模数转换器 | CN201510664775.3 | 2015-10-15 | CN105790766A | 2016-07-20 | B·R·维亚斯; A·马达恩; S·蒙纳吉 |
| 本文公开了多通道逐次逼近寄存器(SAR)模拟—数字转换器与用于多通道SAR模拟—数字转换的方法和系统。示例性多通道SAR ADC可以包括用于多个输入通道的每一个的第一SAR ADC和在多个输入通道间共享的第二SAR ADC、复用器和残余放大器。复用器可以从第一SAR ADC中的一个选择模拟残余信号用于由第二SAR ADC转换。残余放大器可以放大所选择的模拟残余信号。第二SAR ADC、复用器和/或残余放大器可以在所有的多个输入通道间共享。其中多通道SAR ADC包括N个通道，第二SAR ADC、复用器和/或残余放大器可以在N个输入通道的b个通道间共享。 | ||||||
| 39 | 差分模数转换器及用于将模拟信号转换为数字信号的方法 | CN201510833560.X | 2015-11-25 | CN105790765A | 2016-07-20 | 法兰克阿普艾登; 罗启伦; 米迦勒阿士伯恩 |
| 本发明提供了一种用于减少模数转换器中的寄生噪声音调的差分模数转换器和方法。该差分模数转换器包括：差分模拟输入端，包括第一信号输入端和第二信号输入端；第一ADC，连接于在第一信号路径中的该第一信号输入端；第二ADC，连接于在第二信号路径中的该第二信号输入端；抖动输入端，用于接收一抖动信号，且该抖动信号耦接于该第一信号路径和该第二信号路径，使得该抖动信号抖动该第一ADC的第一数字输出信号和该第二ADC的第二数字输出信号；以及差分组件，用于接收该第一ADC的第一数字输出信号和该第二ADC的第二数字输出信号，并输出一整体数字输出信号，该整体数字输出信号包括该第一数字输出信号和该第二数字输出信号之间的差异。 | ||||||
| 40 | 流水线逐次近似模数转换器 | CN201480051723.2 | 2014-09-12 | CN105556847A | 2016-05-04 | H·帕克; S·利莫蒂拉基斯 |
| 一种多级模数数据转换，包括：第一级单元，被配置用于使用第一参考信号将模拟输入信号处理为第一数目的最高有效位，一级输出第一级残余信号；第二级单元，被配置用于接收并使用第二参考信号处理第一级残余信号为第二数目的剩余最低有效位；采样单元，被配置用于使用无源元件将从第一级单元接收的第一级残余信号采样至第二级单元上；以及输出单元，被配置用于输出数字值，是第一数目的最高有效位与第二数目的剩余最低有效位的组合。 | ||||||
QQ群二维码
意见反馈
意见反馈