子分类：
| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 81 | 时钟同步 | CN202311788710.0 | 2017-08-31 | CN117768992A | 2024-03-26 | J·布莱克; C-H·王; J·杨 |
| 提供了一种时钟同步。公开了一种用于同步分配在无线设备内的时钟信号的装置和方法。在一些实施例中，本地振荡器(LO)时钟信号被缓冲并且分配给无线设备内的两个或更多个收发器。每个收发器可以包括用于对所分配的LO时钟信号进行分频并且生成输出时钟信号的可配置时钟分频器。相位检测器比较来自每个可配置时钟分频器的输出时钟信号，并且根据所确定的相位差生成输出信号。相位检测器输出信号可以使得至少一个可配置时钟分频器修改其相应的输出时钟信号，并且从而在不同的可配置时钟分频器之间同步输出时钟信号。在一些实施例中，来自可配置时钟分频器的时钟信号可以被修改(移位)约90度或180度。 | ||||||
| 82 | 一种基于DDS高性能宽频信号源 | CN201811594782.0 | 2018-12-25 | CN109450444B | 2024-03-26 | 邹金强; 李显富 |
| 一种基于DDS高性能宽频信号源，包括音频产生电路、音频调理电路、数字频率合成电路、混频电路、四倍频电路；所述音频产生电路根据SPI信号产生音频信号，然后经过所述音频调理电路的调理，所述数字频率合成电路根据调理后的音频信号产生一个信号进入所述混频电路进行混频，然后经过所述四倍频电路处理后输出宽频信号；基于DDS技术，降低输出信号的非谐波杂散，提高输出信号的频谱纯度，产生一种非谐波指标保持在‑70dBc的高性能宽频信号源。 | ||||||
| 83 | 一种基于量程缩减数字时间转换器的小数型亚采样锁相环 | CN202311702003.5 | 2023-12-11 | CN117749168A | 2024-03-22 | 闫娜; 许灏; 王一卓 |
| 本发明属于微电子技术领域，具体为一种基于量程缩减数字时间转换器的小数型亚采样锁相环。本发明包括振荡器、差分双路亚采样鉴相器、量程缩减的数字时间转换器、跨导单元、环路滤波器、后台校准电路、小数分频调制电路、分频器、带死区的鉴频鉴相器、电荷泵。小数分频调制电路输出信号选择差分双路亚采样鉴相器，将小数分频量化噪声的瞬时相位误差的值减小一半，数字时间转换器根据小数分频调制电路的控制产生反馈回路量化噪声的时域镜像，将小数分频的量化噪声和杂散消除；该锁相环具有采样型锁相环高鉴相增益、低噪声的特点，双路采样和量程缩减技术提升数字时间转换器的性能，减小锁相环整体输出噪声。 | ||||||
| 84 | 一种溶解氧检测用电路 | CN202311422703.9 | 2023-10-31 | CN117147517B | 2024-03-22 | 卫有良; 李洋; 孙湛童; 吕明东; 张琦; 王暖升 |
| 本发明属于水中氧含量检测技术领域，公开了一种溶解氧检测用电路，利用470nm蓝光按照22度的入射角度打到钌络合物荧光剂，从而激发出650nm荧光；利用硅光二极管检测荧光的强度，进而转化脉动直流电压波形；通过三级放大、带通滤波，再通过正交锁相放大，最终通过低通滤波转化为直流电压；最后利用ADC将模拟电压值数字化，得到荧光脉宽。本发明利用锁相参照技术，可以将寿命长度转换为直流电压并进行测量，利用寿命长度与氧含量的线性关系得出氧的含量。本发明在硬件移相的基础上，独创性的采用软件移相技术，可以根据客户的使用场景进行自行调相及校准，大大方便了检测终端在生产、使用过程中的标定、校准。 | ||||||
| 85 | 一种基于级联型滤波器的三相并网软件锁相环 | CN202110575515.4 | 2021-05-26 | CN113346899B | 2024-03-22 | 回楠木; 韩晓微; 吴宝举 |
| 本发明公开了一种基于级联型滤波器的三相并网软件锁相环，属于电网电压相位信号检测提取相关技术领域。本发明针对三相电网谐波分量可能导致传统软件锁相环准确度降低，进而影响并网设备控制性能的问题，对传统的三相并网软件锁相环进行改进，引入可同时消除三相电压直流偏移电压分量和主要次谐波电压分量的级联型滤波器，从而使本发明具有锁相精度高、动态收敛性能好、谐波滤除能力强等优点。本发明主要用于电网电压混入直流偏移电压及谐波电压情况下的相位检测。 | ||||||
| 86 | 时钟同步电路 | CN202010418420.7 | 2020-05-18 | CN111541446B | 2024-03-22 | 陈忱; 袁玉帛 |
| 本发明公开一种时钟同步电路，该时钟同步电路包括：一时钟相位调整器、一时钟采样器，及一控制器。该时钟相位调整器接收一第一时钟，并且依据一第一控制信号，调整该第一时钟的相位，用以输出一第二时钟，使得该第二时钟的相位实质相等于该第一时钟的相位；以及依据一第二控制信号输出一第三时钟，并且该第三时钟的相位响应于该第二控制信号的电压大小。该时钟采样器依据该第一时钟与该第二时钟的相位先后输出一指示信号。该控制器接收该指示信号，并且依据该指示信号对应地输出该第一控制信号给该时钟相位调整器。 | ||||||
| 87 | 一种锁相环及其压控振荡器 | CN201711457844.9 | 2017-12-28 | CN107979371B | 2024-03-22 | 吴启明; 林晓志; 王运峰; 周强; 周奇 |
| 本发明属于通信技术领域，提供了一种锁相环及其压控振荡器。在本发明中，通过采用包括电压电流转换模块、电压调整模块、镜像模块、电源模块以及环形振荡器的压控振荡器，使得电压电流转换模块根据控制电压输出第一电流与第二电流，镜像模块根据第一电流与供电电压生成电源电压，电源电压与供电电压的差值小于预设阈值，电压调整模块根据参考电压对电源电压进行稳压与降噪处理，电源模块接收第二电流，根据第二电流生成第三电流，并根据处理后的电源电压向环形振荡器提供工作电压，以便环形振荡器在工作电压的作用下根据第三电流控制时钟信号的频率。本发明提供的压控振荡器可在低供电电压下工作，并且具有大带宽电源抑制能力。 | ||||||
| 88 | 相位和频率误差处理 | CN202280029531.6 | 2022-04-19 | CN117730492A | 2024-03-19 | 李希昊; T·哈达德 |
| 一个或多个示例整体涉及相位和频率误差处理。一种装置包括相位路径和频率路径。该相位路径处理网络节点之间的通信的相位误差。该相位路径包括闭环反馈环路控制器。该频率路径处理该网络节点之间的通信的频率误差。该频率路径与该相位路径分开。一种处理相位误差和频率误差的方法包括：选择第一数据包用于相位处理；针对相位误差处理该第一数据包；选择第二数据包用于频率处理；以及独立于对该第一数据包的该处理，针对频率误差处理该第二数据包。 | ||||||
| 89 | 一种导频信号辅助相位反馈的时钟相位锁定方法与系统 | CN202311700807.1 | 2023-12-12 | CN117728834A | 2024-03-19 | 王诣天; 钟杰 |
| 本发明公开了一种导频信号辅助相位反馈的时钟相位锁定方法与系统，属于信号处理领域。所述方法通过导频信号跟踪拍频信号的实时相位，所述系统包括模拟信号合成器、ADC、生成导频信号与采样时钟的超稳本振、导频相位误差提取器、数字相位累加器、跟踪频率合成器、相位反馈补偿器、数字导频合成器、数字频率合成器、若干混频器和若干滤波器。本发明的优势在于从导频信号实时提取由模数转换器(ADC)引入的参考采样时钟的相位误差并补偿相位锁定使用的反馈量，压制ADC采样过程对时钟相位锁定精度的干扰，为空间引力波探测提供高精度时钟比对基准。 | ||||||
| 90 | 4046型边沿式高阻型鉴相器终结化设计案 | CN202211106377.6 | 2022-09-11 | CN117728830A | 2024-03-19 | 张伟林 |
| 4046型边沿式高阻型鉴相器终结化设计案。本件所提出的4046型鉴相器设计案中，由于采用从鉴相器输入到双控型模拟开关二个控端为止的原理电路一体化设计，确保鉴相器输入同步有效变化时输出接口电路二个输入也具有同步变化功能，同时当输出接口电路二个输入同步变化时双控型模拟开关二个控端也具有同步变化功能；从鉴相器输入到双控型模拟开关二个控端的输入变化响应时间仅为四个基本门电路传输延迟时间，确保鉴相器高速工作，消除了4046型鉴相器缺陷的现象，即符合4046型鉴相器鉴相器工作定义。鉴相器中所采用到的触发器技术也可应用到分频/计数等应用领域确保高速性。 | ||||||
| 91 | 一种共用振荡器频率输出电路及系统 | CN201810729602.9 | 2018-07-05 | CN108736887B | 2024-03-19 | 曹进伟; 陈孟邦; 蔡荣怀; 邹云根; 张丹丹; 雷先再 |
| 本发明涉及振荡器频率输出设计领域，主要通过复位信号处理模块输出的第一周期复位信号对对整个共用振荡器频率输出电路以及芯片进行复位，其中第一芯片输出第三频率信号作为后端的多个同步芯片的外部频率信号输入，使得芯片可以在外部频率信号源以及内部频率信号源之间连续切换，实现了多个芯片采用共用振荡器频率输出，解决了通过外部控制器发出不同编码信号时，解码电路的时钟信号与编码信号严格匹配才能达到芯片达到同步，此时需要同时输入控制信号和时钟信号，将会使得芯片内部电路变得复杂导致芯片成本增加的问题。 | ||||||
| 92 | 一种带环路校准的毫米波宽带注入锁定乘法器 | CN202311789101.7 | 2023-12-23 | CN117713814A | 2024-03-15 | 耿莉; 刘懿辉; 赵亚; 董兴国; 梁成龙; 樊超 |
| 本发明公开了一种带环路校准的毫米波宽带注入锁定乘法器，宽带注入锁定乘法器的输入端接入注入信号，宽带注入锁定乘法器的输出端产生四个频带；宽带注入锁定乘法器的输出端经电荷采样鉴相器、低通滤波器和电压‑电流转换模块后连接至宽带注入锁定乘法器构成自动校准环路；电荷采样鉴相器利用VN、VP以及Vref信号的相位关系对宽带注入锁定乘法器进行环路校准；低通滤波器对电荷采样鉴相器的信号进行滤波处理，并将得到的低频信号传递给电压‑电流转换模块；电压‑电流转换模块用于将输入的电压差信号转换为电流信号，并对环路中的负载电容CL进行充放电，产生控制电压Vctrl，以细调节宽带注入锁定乘法器的输出频率，对环路进行校准使其正常工作。 | ||||||
| 93 | 基于亚采样的宽调谐范围低参考杂散整数分频频率合成器 | CN202311789770.4 | 2023-12-23 | CN117713813A | 2024-03-15 | 耿莉; 董兴国; 赵亚; 梁成龙; 樊超; 刘懿辉 |
| 本发明公开了一种基于亚采样的宽调谐范围低参考杂散整数分频频率合成器，随机采样鉴相器通过随机数生成模块产生的信号控制采样电容的随机接入，在保持同时接入电路的电容数量一定的情况下，显著降低由于工艺误差引起的参考杂散；多模分频器能够实现更宽的分频范围和更高的分频频率，并且消除了由于分频器级联而产生的相位误差；鉴频鉴相器与死区控制模块采用了新的四期控制逻辑，使死区宽度从[‑π,π]范围内可调，同时死区的持续时间与相位差成正比，使其调制更加线性，避免出现过度调制的现象。本发明基于亚采样的宽调谐范围低参考杂散整数分频频率合成器能够降低参考杂散，并且缩短锁定时间。 | ||||||
| 94 | 锁相环配置方法、装置、芯片及电子设备 | CN202311698717.3 | 2023-12-11 | CN117713806A | 2024-03-15 | 张淑芬 |
| 本发明实施例提供一种锁相环配置方法、装置、芯片及电子设备，所述方法包括：获取待配置至锁相环的待配置数据，其中，所述锁相环配置于芯片的全局电压域；将所述待配置数据存储于锁相环参数存储部件，其中，所述锁相环参数存储部件配置于芯片的休眠电压域；基于所述全局电压域的控制，执行所述锁相环的重启流程；其中，在所述锁相环的重启流程中，所述休眠电压域保持为上电状态；并且，在所述锁相环的关闭流程后，启动流程前，自所述锁相环参数存储部件获取所述待配置数据，并基于所述待配置数据配置所述锁相环。所述锁相环配置方案能够在保证芯片运行稳定性的前提下实现PLL的参数配置。 | ||||||
| 95 | 振荡装置 | CN202310948342.5 | 2023-07-31 | CN117713801A | 2024-03-15 | 谢万霖; 高笙翔 |
| 本发明公开一种振荡装置，其包括一加热器、一热电冷却器、一频率源、一温控电路与一压控振荡电路。在环境温度位于低温范围中时，温控电路驱动加热器的温度至目标温度，以调整频率源的操作频率。在环境温度位于高温范围中时，温控电路驱动热电冷却器的温度至目标温度，以调整频率源的操作频率，且压控振荡电路驱动频率源降低由环境温度的变化所造成的频率源的频率变化。或者，加热器或压控振荡电路亦可省略。 | ||||||
| 96 | 一种锁相环中无源四阶环路滤波器的设计方法 | CN202311759301.8 | 2023-12-20 | CN117709267A | 2024-03-15 | 絮桃; 绳宇洲; 李忠涛; 胡彬 |
| 本发明公开了一种锁相环中无源四阶环路滤波器的设计方法，属于天线通信技术领域，其通过数学计算对环路滤波器的环路带宽和相位裕度进行估算，对锁相环的环路滤波器进行初步设计，为设计师优化设计提供方法。 | ||||||
| 97 | 一种用于延迟锁相环的鉴频鉴相器 | CN202011489549.3 | 2020-12-16 | CN112564696B | 2024-03-15 | 王欢; 黎飞; 苗澎; 王聪 |
| 本发明公开了一种用于延迟锁相环的鉴频鉴相器，包括充电模块、放电模块、时钟模块；充电模块的输入端接有DLL环路参考时钟CLK_REF、数字控制信号RST，输出端为高电平脉冲UP、低电平脉冲UPN；放电模块的输入端接有DLL环路反馈时钟CLK_FB、数字控制信号RST，输出端为高电平脉冲DOWN、低电平脉冲DOWNN；时钟模块的输入端分别接入DLL环路参考时钟CLK_REF、DLL环路反馈时钟CLK_FB，输出端第一反相时钟REF_N、第一正相时钟REF_P分别与充电模块相连，第二反相时钟FB_N、第二正相时钟FB_P分别与放电模块相连。本发明实现了对延迟一个周期的延迟锁相环完成了鉴相。 | ||||||
| 98 | 一种相位检测器 | CN201910695908.1 | 2019-07-30 | CN112332838B | 2024-03-15 | 邬成; 汤小虎 |
| 本申请公开了一种相位检测器，该相位检测器包括基础信号检测模块以及不同类型的多个相位输出模块，各个所述相位输出模块的输入端均分别与所述基础信号检测模块连接，用于在使能后输出对应的相位检测结果信号；其中，不同类型的所述相位输出模块的信号速率性能不同。本申请利用不同类型的多个相位输出模块，可将相位检测器配置为多种不同的速率性能模式，拓展了相位检测器的速率性能模式的多样性；通过在高频情况下采用低速率性能模式，可有效降低对数据恢复电路中其他器件的频率范围要求，进而降低了数据恢复电路的设计难度。 | ||||||
| 99 | TD转换器、PLL电路、TD转换方法及时钟产生方法 | CN202311166317.8 | 2023-09-11 | CN117692005A | 2024-03-12 | 藤林丈司 |
| 本发明提供TD转换器、PLL电路、TD转换方法及时钟产生方法。提供一种TD转换器，具备：多个振荡器，所述多个振荡器至少具有分别被输入表示基准时钟与对象时钟的时间差的控制信号并分别以振荡频率互不相同的动作模式进行动作的第一振荡器和第二振荡器；以及运算电路，其使用在多个振荡器中分别按照基准时钟保持的多个相位信息，来计算与时间差相应的数字输出值。 | ||||||
| 100 | 一种锁相环带宽自适应并网逆变器校准方法及电路结构 | CN202311447463.8 | 2023-11-02 | CN117691994A | 2024-03-12 | 王锐; 帅柏林; 李建军 |
| 本发明涉及锁相环电路技术领域，公开了一种锁相环带宽自适应并网逆变器校准方法及电路结构，包括：在锁相环锁定的基础上进行带宽校准，数字控制单元利用晶振参考频率构成的时间窗口对压控振荡器的输出频率进行精确计数；通过二分法调节电流可控CP模块的电流控制字，完成锁相环带宽校准。该校准电路，在PLL锁定的基础上进行校准，从而达到频率自适应的效果。 | ||||||
QQ群二维码
意见反馈
意见反馈