子分类：
| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 121 | 一种晶体振荡器的起振时长确定方法及相关装置 | CN202311649387.9 | 2023-12-04 | CN117647690A | 2024-03-05 | 李宁; 黄钧 |
| 本申请公开了一种晶体振荡器的起振时长确定方法及相关装置，通过向晶体振荡器发送包括测试启动时间的测试信号，接收所述晶体振荡器发送的测试时钟信号，根据所述测试时钟信号确定所述晶体振荡器生成所述测试时钟信号的测试生成时间，根据所述测试时间和所述测试生成时间确定所述晶体振荡器的测试起振时长，按照所述测试起振时长的确定过程确定预设个数的测试起振时长，根据所述预设个数的测试起振时长确定所述晶体振荡器的预设起振时长。其中，通过发送测试信号以及接收测试信号对应的测试时钟信号确定测试起振时长，并根据预设个数的测试起振时长确定预设起振时长，解决了预估起振时长导致的检测失效、以及人工测试带来的测试成本较高的问题。 | ||||||
| 122 | 包括锁相回路的设备 | CN201811292309.7 | 2018-10-31 | CN109728806B | 2024-03-05 | 西塞罗·西尔韦拉·沃谢; 桑德尔·德克森; 埃尔温·杨森; 伯纳德斯·约翰内斯·马丁努斯·卡普 |
| 本文公开了一种包括第一锁相回路的设备，所述第一锁相回路包括：相位检测器，所述相位检测器被布置成接收参考时钟信号和反馈时钟信号并且基于所述参考时钟信号和所述反馈时钟信号之间的相位差输出频率控制信号；可变频率振荡器，所述可变频率振荡器被布置成输出具有取决于所述频率控制信号的频率的振荡器信号；用于通过将所述振荡器信号分频产生所述反馈时钟信号的第一分频器电路；和用于通过将所述振荡器信号分频产生输出时钟信号的第二分频器电路；其中所述第一分频器电路和所述第二分频器电路之间的相位关系为可调节的以相对于所述反馈时钟信号延迟或提前所述输出时钟信号。所述设备可为雷达接收器或收发器。 | ||||||
| 123 | 一种全数字锁相环电路及其锁定方法、频率合成器 | CN202210989151.9 | 2022-08-17 | CN117639772A | 2024-03-01 | 陈其南; 王小松; 黄水龙; 刘昱 |
| 本发明公开一种全数字锁相环电路及其锁定方法、频率合成器，涉及通信技术领域，以在使用环形振荡器作为时间数字转换器的延迟单元时，避免注入锁定环形振荡器的注入电流过大，从而导致功耗增加，无法适用于低功耗应用场景，降低全数字锁相环电路的稳定性和可靠性。所述全数字锁相环电路包括：依次电连接的相位误差检测单元、数控振荡器以及时间数字转换单元，时间数字转换单元的输出端与相位误差检测单元的输入端电连接。时间数字转换单元包括电连接的环形振荡器以及时间数字转换模块，相位误差检测单元的输出端以及数控振荡器的输出端均与环形振荡器的输入端电连接，时间数字转换模块的输出端与相位误差检测单元的输入端电连接。 | ||||||
| 124 | 用于NFC的时钟恢复电路及方法、装置、通信设备 | CN202311481976.0 | 2023-11-08 | CN117639770A | 2024-03-01 | 孙志亮; 朱永成; 黄金煌 |
| 本申请涉及近场通信技术领域，公开一种用于NFC的时钟恢复电路，包括：时钟恢复电路，被配置为读取NFC卡天线的信号，并生成参考时钟信号；锁相环，与时钟恢复电路连接，被配置为接收参考时钟信号以生成本地时钟信号，将本地时钟信号分频生成多路子时钟信号；相位判断模块，与时钟恢复电路和锁相环连接，被配置为比较参考时钟信号和多路子时钟信号的相位关系，并输出对应的相位指示信号；数据处理模块，与相位判断模块和锁相环连接，被配置为根据多个相位指示信号，输出锁相环的控制信号，以控制锁相环的工作状态。该电路可保证本地时钟的稳定性。本申请还公开一种用于NFC的时钟恢复方法及装置、通信设备、计算机可读存储介质。 | ||||||
| 125 | 一种低相位噪声、功耗的数控振荡器 | CN202311629379.8 | 2023-11-30 | CN117639766A | 2024-03-01 | 徐涛; 吉新村; 章溪晴; 朱家呈; 卢天潇 |
| 本发明公开了一种低相位噪声、功耗的数控振荡器，包括交叉MOS管电路、LC谐振腔、二次谐波抑制电路和噪声旁通电路；交叉MOS管电路、LC谐振腔和噪声旁通电路相互并联组成第一并联电路，第一并联电路的一端与二次谐波抑制电路的一端连接，另一端连接电源电压，二次谐波抑制电路的另一端连接电流源。本发明通过LC滤波电路降低电流源的混叠噪声，实现低相位噪声和低功耗的数控振荡器。 | ||||||
| 126 | 抖动消除电路 | CN202311077680.2 | 2023-08-25 | CN117639736A | 2024-03-01 | 元泽笃史 |
| 一种抖动消除电路包括时钟缓冲器和电流控制单元。该时钟缓冲器输入从由电源电压驱动的时钟传播元件输出的时钟。此外，该时钟缓冲器根据操作电流的增加而相对于电源电压减少，同时给出根据该操作电流的减少而增加的延迟时间来输出该时钟。该电流控制单元被配置为在该电源电压的波动分量的相反的相位中增加/减少该时钟缓冲器的该操作电流。 | ||||||
| 127 | 延迟锁相环、延迟锁定方法、时钟同步电路和存储器 | CN202210962473.4 | 2022-08-11 | CN117636947A | 2024-03-01 | 李思曼; 严允柱 |
| 本公开实施例提供了一种延迟锁相环、延迟锁定方法、时钟同步电路和存储器，该延迟锁相环包括：分频模块，配置为接收输入时钟信号，对输入时钟信号进行分频处理，输出中间时钟信号；第一可调延迟线，配置为接收中间时钟信号，对中间时钟信号进行调整及传输，输出同步时钟信号；延迟模块，配置为接收输入时钟信号，对输入时钟信号进行延迟传输处理，输出采样时钟信号；锁存模块，配置为接收采样时钟信号和同步时钟信号，基于采样时钟信号对同步时钟信号进行锁存处理，输出一组目标时钟信号。这样，本公开实施例提供的延迟锁相环减少了可调延迟线的数量，不仅减小了电路面积，而且降低电路功耗。 | ||||||
| 128 | 一种谐振频率控制电路 | CN202010347830.7 | 2020-04-28 | CN111464179B | 2024-03-01 | 柴路; 肖雯玉 |
| 本发明实施例提供了一种谐振频率控制电路，包括：第一谐振电路；第一谐振电路包括第一固定电容、第一可变电容阵列以及第一电感和第二电感；其中，第一可变电容阵列与第一固定电容串联连接，第一电感与第二电感串联连接；第一电感的第一端与第二电感的第二端连接于第一节点，第一可变电容阵列的第一端与第一固定电容的第二端连接于第二节点，第一固定电容的第一端连接至第一节点；第二电感的第一端连接至第一接入点，第一电感的第二端和第一可变电容阵列的第二端连接至第二接入点，第一接入点和第二接入点连接外部有源电路。本发明能够在频率精度极高的情况下，保证电感和电容不至于太小，很低成本的和现有的CMOS电路兼容实现，保证CMOS电路的良率。 | ||||||
| 129 | 用于频率合成器的温漂抑制电荷泵及压控振荡器供电电路及应用 | CN202311636923.1 | 2023-12-01 | CN117614444A | 2024-02-27 | 李振荣; 彭浩轩; 吴炎辉; 滕天; 李聪 |
| 用于频率合成器的温漂抑制电荷泵及压控振荡器供电电路及应用，包括带隙基准电路、电荷泵、低压差线性稳压器；带隙基准电路的电流输出端连接到电荷泵的电流输入端，电压输出端连接到低压差线性稳压器的电压输入端，为电荷泵和低压差线性稳压器提供温度补偿后的电流和电压输入，温度补偿后的电压在通过低压差线性稳压器后，为压控振荡器模块提供抑制电源波动的稳定电压；通过引入温度补偿电路对电荷泵的电流进行补偿，增强不同温度下的电流匹配；采用低压差线性稳压器为噪声敏感的模拟、射频模块提供稳定的电压源；稳定电荷泵在不同温度下的输出电流并保证系统的杂散性能；保证锁相环在宽温度范围内正常工作、并且对外部电源抖动具有抑制能力，减小电路性能受温度变化和外接电源抖动两方面的影响。 | ||||||
| 130 | 基于神经网络算法的延迟锁相环静态相差修正电路 | CN202311564510.7 | 2023-11-22 | CN117614443A | 2024-02-27 | 鄢士钦; 王俊杰; 白剑; 张逍洋; 刘爽; 刘祎鹤; 潘瑞城; 刘洋 |
| 本发明公开了一种基于神经网络算法的延迟锁相环静态相差修正电路，属于模拟集成电路领域。该电路包括：延迟锁相环和静态相差修正电路，延迟锁相环的输入接参考信号和反馈信号，用于对参考时钟信号和反馈信号进行预锁定，使反馈信号与参考时钟信号之间产生静态相差后输出至静态相差修正电路；所述静态相差修正电路用于获取静态相差并将其量化成两个电容上的直流电压传输至神经网络修正单元，然后在神经网络修正单元中利用神经网络进行迭代训练，得到用于修正反馈信号的修正电压，以改善延迟锁相环的相位偏移，从而使延迟锁相环获得更小的静态相差。 | ||||||
| 131 | 频率自适应滤波器和锁相环 | CN202311654061.5 | 2023-12-05 | CN117614416A | 2024-02-27 | 陈礼昕; 彭光强; 武霁阳; 黄之笛; 陈欢; 龚泽; 王海军; 楚金伟; 国建宝; 任鑫芳; 谢惠藩; 张怿宁; 杨光源 |
| 本申请涉及一种频率自适应滤波器和锁相环。所述频率自适应滤波器包括延时模块、正交信号生成模块和频率自适应模块。延时模块用于接入输入电压，并对输入电压进行延时，得到延时电压。正交信号生成模块连接延时模块；还用于接收输入电压的基波角频率变化量，并根据基波角频率变化量和预设频次生成输入电压的预设频次谐波分量的正交信号。频率自适应模块分别连接正交信号生成模块和延时模块，用于根据基波角频率变化量、正交信号和延时电压，得到输入电压的预设频次谐波分量的相反量，从而将输入电压的预设频次谐波分量滤除。从而通过频率自适应滤波器能够有效滤除直流电压中的谐波分量，减小线路损耗，提高直流输电的直流电压稳定性和输电效率。 | ||||||
| 132 | 基于变系数等效SISO模型的并网变流系统稳定性分析方法 | CN202311574393.2 | 2023-11-23 | CN117614008A | 2024-02-27 | 赵瑞锋; 卢建刚; 李明; 魏承志; 黄润鸿; 陈益哲; 高宜凡; 甘锴; 涂春鸣 |
| 本发明公开了基于变系数等效SISO模型的并网变流系统稳定性分析方法，包括以下步骤：构建变系数等效SISO模型，根据所述变系数等效SISO模型得到复空间矢量开环传递函数，根据复空间矢量开环传递函数得到在不同的电流环参数或锁相环参数下的奈奎斯特曲线，若奈奎斯特曲线包围(‑1，0)点，则并网变流系统稳定，若不包围，则并网变流系统失稳；本发明对并网变流系统进行小扰动建模，考虑了锁相环和电流内环相互耦合的影响，得到了可以表征MIMO系统的变系数SISO开环传递函数，相对于现有技术中未考虑实际工况的技术方案，本发明所公开的该方法能够更加准确地分析系统在变工况以及变参数下的系统稳定性。 | ||||||
| 133 | 一种高速延迟锁相环 | CN201710790904.2 | 2017-09-05 | CN107565959B | 2024-02-27 | 刘文; 王军宁; 曹淑新 |
| 本发明涉及一种高速延迟锁相环及其自动频率校准方法，其中，高速延迟锁相环包括自动频率校准算法模块、延迟单元链、四分频器、鉴相器、采样电路、电荷泵、滤波器、电压调节器和偏置电压产生电路；自动频率校准算法模块用于获取采样电路输出的采样结果；以及设置电压调节器的输出电压和偏置电压产生电路的输出；延迟单元链用于根据电压调节器的输出电压、滤波器的延迟控制电压和高速时钟生成输入时钟和延迟时钟；四分频器用于对输入时钟和延迟时钟分别进行两次二分频；鉴相器用于对降速后的输入时钟和延迟时钟进行鉴相，并向电荷泵输出相应地相位误差信号；电荷泵用于将相位误差信号转换成电流信号，滤波器根据电流信号生成所述延迟控制电压。 | ||||||
| 134 | 基于阈值的压控振荡器频率校准系统、方法及存储介质 | CN202311512320.0 | 2023-11-13 | CN117595866A | 2024-02-23 | 石方敏; 胡伟波; 翟智云 |
| 本发明提供了一种基于阈值的压控振荡器频率校准系统、方法及存储介质。该系统包括：控制器；压控振荡器，与控制器连接，用于根据输入的控制电压调整其频率输出；频率测量仪，分别与控制器和压控振荡器连接，用于测量压控振荡器的频率，并将测量结果传送至控制器；阈值设定器，分别与控制器和压控振荡器连接，控制器接收来自阈值设定器的预设阈值，并根据该设定判断是否需要进行校准；校准器，分别与控制器和压控振荡器连接，校准器根据控制器的指令，改变压控振荡器的控制电压以调整其频率输出。本发明通过比较测试信号和压控振荡器的实际输出信号，实现了快速、准确、自动的频率校准。预设阈值可以根据实际需要进行调整，提高了系统的灵活性。 | ||||||
| 135 | 数字锁相环及其操作方法 | CN202310800772.2 | 2023-06-30 | CN117595864A | 2024-02-23 | 李镕善; 朴宰佑; 郭明保; 郑振旭; 崔桢焕 |
| 公开了数字锁相环及其操作方法。所述数字锁相环(PLL)包括：(i)数控振荡器(DCO)，被配置为：生成具有响应于频率控制信号可调节的频率的振荡信号，(ii)分频器，被配置为：响应于对所述振荡信号的频率进行分频而生成反馈信号，(iii)时间‑数字转换器(TDC)，被配置为：检测参考信号与反馈信号之间的相位差，并且基于所述相位差生成误差信号，以及(iv)数字环路滤波器，被配置为：响应于所述误差信号和所述振荡信号而生成频率控制信号。 | ||||||
| 136 | 频率调整装置、电子设备 | CN202311606238.4 | 2023-11-28 | CN117595863A | 2024-02-23 | 李哲然; 侯立杰; 曹瀚文; 陆政华 |
| 本公开涉及一种频率调整装置、电子设备，所述装置包括主芯片及相连的至少一个从芯片，所述主芯片在第一时刻发送触发信号，并在相对所述第一时刻延迟第一延时时长后，根据锁相环产生的锁相环时钟信号分频得到第一时钟信号；所述从芯片在相对接收到所述触发信号的第二时刻延迟第二延时时长后，根据所述锁相环时钟信号分频得到第二时钟信号，所述第一延时时长为所述第二延时时长与预设时长之和，所述预设时长为所述主芯片与所述从芯片的信号传递时长。本公开实施例可以实现主芯片与从芯片根据PLL时钟信号分频得到的时钟信号的频率调整，避免产生噪声干扰装置的正常工作，提高了装置的工作效率。 | ||||||
| 137 | 一种用于高速数字信号的采集与数据处理系统 | CN202311574630.5 | 2023-11-23 | CN117595861A | 2024-02-23 | 刘志勇 |
| 本发明公开了一种用于高速数字信号的采集与数据处理系统，属于高速数字信号处理技术领域，包括：时钟数据恢复模块，采用多相位时钟与数据延迟双通道进行混合采样，使用低频时钟采集高速率的差分信号数据，获取过采样数据；时钟锁定模块，与时钟数据恢复模块进行电性连接，用于根据差分信号数据选择适配的低频时钟；数据处理算法模块，与时钟数据恢复模块进行电性连接，用于根据过采样数据，依据低频时钟对应的时钟信息进行降采样处理，生成并行信号；编解码模块，与数据处理算法模块进行电性连接，用于根据并行信号，依据设置的协议内容完成时钟与数据的锁定和对齐，并进行打包输出；本发明为纯数字电路结构，具有很高的可移植性。 | ||||||
| 138 | 一种热敏晶体及其制造方法、电子设备 | CN202311545366.2 | 2023-11-20 | CN117595825A | 2024-02-23 | 陈庭毅 |
| 本申请涉及一种热敏晶体及其制造方法、电子设备。所述热敏晶体包括晶体谐振器、热敏电阻、绝缘层及第一电极结构，所述晶体谐振器包括振动元件和封装在所述振动元件外围的气密封装结构；所述热敏电阻设置在所述气密封装结构的一侧；所述绝缘层覆盖在所述热敏电阻和所述气密封装结构的至少一侧，所述绝缘层具有导通孔，所述导通孔中具有导电材料，所述绝缘层具有隔热空腔，所述隔热空腔包括密封腔体和/或半封闭腔体，所述隔热空腔中具有气体或真空；所述第一电极结构设置在所述绝缘层上，且经由所述导通孔中的所述导电材料与所述热敏电阻电连接。 | ||||||
| 139 | 振荡器及锁相环 | CN202311757700.0 | 2023-12-19 | CN117595793A | 2024-02-23 | 李俊杰; 吴小平; 白维维; 杨清华; 顾程先; 王德元; 周作梅; 刘德昌; 赖志国; 田锦华; 张昌桢; 王振龙; 杨世康; 李康 |
| 本申请实施例涉及一种振荡器以及锁相环，包括：振荡电路，振荡电路包括串联连接的声波谐振器芯片和调谐模块，调谐模块用于提供可变电容，振荡电路通过可变电容调谐振荡器的振荡频率；有源模块，有源模块的一端与振荡电路的一端连接，有源模块的另一端与振荡电路的另一端连接，以形成正反馈环路，使振荡器发生振荡。由此，实现了振荡器的调谐能力，并使振荡器具有低相位噪声。 | ||||||
| 140 | 应用于16Gbps及以上接口技术的锁相环电路 | CN202310969679.4 | 2023-08-03 | CN116707524B | 2024-02-23 | 邓晓东 |
QQ群二维码
意见反馈
意见反馈