子分类：
| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 1 | 利用半速率时钟的对注入锁定振荡器的相位校准 | CN202280060838.2 | 2022-08-30 | CN117957777A | 2024-04-30 | B·格拉维; S·法金 |
| 一种时钟生成电路具有注入锁定振荡器、倍频器电路、低通滤波器和校准电路。该注入锁定振荡器具有耦合到半速率时钟信号的输入。该倍频器电路具有耦合到该注入锁定振荡器的输出的输入。这些低通滤波器中的每个低通滤波器具有耦合到该倍频器电路的多个输出中的一个输出的输入。该校准电路包括接收这些低通滤波器的输出的比较逻辑。该校准电路具有耦合到该注入锁定振荡器中的供电电流的源的控制输入的输出。在一个示例中，该供电电流的该源是电流数模转换器。 | ||||||
| 2 | 一种鉴频鉴相器、时钟数据恢复电路及电子设备 | CN202410354025.5 | 2024-03-27 | CN117955491A | 2024-04-30 | 李蓝; 魏建宁; 董超然; 姚评 |
| 本发明属于电子技术领域，本发明提出一种鉴频鉴相器、时钟数据恢复电路及电子设备，鉴频鉴相器包括频率检测单元，频率检测单元包括第一触发器、第二触发器、与门、比较器以及防误翻转器；第一触发器的输出端连接于与门的第一输入端，第二触发器的输出端连接于与门的第二输入端，与门的输出端连接于比较器，比较器的输出端连接于防误翻转器的输入端；第一触发器的第一输入端和第二触发器的第一输入端接入压控振荡器的输出信号，第一触发器的第二输入端和第二触发器的第二输入端接入外部输入信号。通过防误翻转器对比较器的输出信号进行下降沿延迟处理，滤除预设时间内的毛刺和误翻转，避免干扰影响误触发锁频环路，锁频环路重新开启。 | ||||||
| 3 | 时钟生成装置及方法、调整装置及方法、计算机可读介质 | CN202311361075.8 | 2023-10-20 | CN117955490A | 2024-04-30 | 佐藤贵之 |
| 本发明提供一种时钟生成装置及方法、调整装置及方法、计算机可读介质。一种生成输出时钟信号的时钟生成装置具备：第一电压控制型振荡器，其输出输出时钟信号；AD转换器，其具有第二电压控制型振荡器、相位比较器以及数字温度信号发生器，第二电压控制型振荡器响应于数字温度信号变为与来自温度传感器的模拟温度信号对应的值，来输出被输出时钟信号锁相的内部时钟信号，相位比较器检测输出时钟信号与内部时钟信号的相位差，数字温度信号发生器生成与相位比较器检测出的相位差相应的数字温度信号并将该信号输出到第二电压控制型振荡器；以及数字温度补偿电路，其使用数字温度信号，对第一电压控制型振荡器的输出时钟信号的频率进行温度补偿。 | ||||||
| 4 | 连续波和脉冲源的RF阻抗匹配 | CN202311402469.3 | 2023-10-26 | CN117955449A | 2024-04-30 | I·A·布塔; T·洛齐克 |
| 在一实施例中，一种用于半导体制造的系统包括连续波(CW)射频(RF)源和脉冲RF源。该系统还包括位于CW RF源和负载之间的匹配网络以及控制电路。控制电路接收指示脉冲RF信号的一个或多个信号，并选择脉冲RF信号的一部分。控制电路然后在脉冲RF信号的选择部分期间采样至少一个参数。基于至少一个参数，控制电路引起至少一个可变电抗元件的改变，这使匹配网络在CW RF源和负载之间阻抗匹配。 | ||||||
| 5 | 锁相装置 | CN202410207578.8 | 2024-02-26 | CN117792387B | 2024-04-30 | 李蓝; 蹇俊杰; 唐贝贝; 唐梓豪; 郭富豪 |
| 6 | 一种数字时钟电路 | CN202210658256.6 | 2022-06-10 | CN115940896B | 2024-04-30 | 谷华宝 |
| 7 | 电压调节方法及相应装置 | CN201911342152.9 | 2019-12-24 | CN112134556B | 2024-04-30 | 杨李基; 罗尔夫·雷格奎斯特; 休·托马斯·梅尔 |
| 8 | 数字调制器、频率合成器和提高调制器速度的方法 | CN201910630657.9 | 2019-07-12 | CN110266309B | 2024-04-30 | 安发志; 周文婷 |
| 9 | 一种复杂频率信号间的直接数字化锁相方法及系统 | CN202310430580.7 | 2023-04-20 | CN117938150A | 2024-04-26 | 周渭; 邹飞; 苗翠平; 陈巍 |
| 本发明属于锁相环控制技术领域，具体涉及到一种复杂频率信号间的直接数字化锁相方法及系统。包括：依据不同频率信号f1＝Afmaxc，f2＝Bfmaxc间的相位差变化以最小公倍数Tminc＝1/fmaxc周期为间隔，在一个相位群周期内存在的大量相位连续变化中，选择出数字化电压采样的线性相位变化最小量化步进值ΔP＝1/(ABfmaxc)＝Tminc/(AB)作为反馈控制依据，计算出控制电压的变化量，最终控制信号的输出。由此，本发明解决了现有锁相环技术中，不同频率的信号间锁相受限于同频转换，需要分、倍频以及频率合成技术支持等复杂处理过程问题。 | ||||||
| 10 | 一种补偿原子钟中环境参量变化引起的频移的方法 | CN202410321795.X | 2024-03-20 | CN117938149A | 2024-04-26 | 康松柏; 赵霖浈; 李豆; 刘康琦 |
| 本发明公开了一种补偿原子钟中环境参量变化引起的频移的方法，通过设置比例积分微分放大器的预设参考电压使得激光器的锁定频率产生一个偏置频移，再通过修正频移系数对预设参考电压进行优化，得到最优参考电压，对原子钟共振谱线的非峰值点进行锁定，使得激光器输出的光信号的功率变化导致的偏置频移的变化量能够补偿激光器输出的光信号的功率变化引起的激光器的锁定频率的变化量，从而减小激光器输出的光信号的功率变化引起的频移系数；对本发明的方法操作简单且具有普适性。 | ||||||
| 11 | 鉴相器及其工作方法、时钟与数据恢复电路、电子设备 | CN202211314210.9 | 2022-10-25 | CN117938148A | 2024-04-26 | 陈焱沁; 王晓婷 |
| 本申请实施例提供一种鉴相器及其工作方法、时钟与数据恢复电路、电子设备，涉及集成电路技术领域，用于解决如何提高鉴相器性能的问题。鉴相器包括数据积分器，与采样时钟端均耦接，用于根据采样时钟端的信号，对输入数据进行积分；数据采样比较器，用于将数据积分器的输出与设定值进行采样比较；跳变沿积分器；与采样时钟端耦接，用于根据采样时钟端的信号，对输入数据进行积分；跳变沿采样比较器；用于将跳变沿积分器的输出与设定值进行采样比较；逻辑处理器，用于对数据采样比较器的比较结果和跳变沿采样比较器的比较结果进行逻辑处理，并输出超前滞后的处理结果。 | ||||||
| 12 | 用于校正频率飘移的校正设备、方法与使用其的电子设备 | CN202211641292.8 | 2022-12-20 | CN117938146A | 2024-04-26 | 赖炳文; 王笃修 |
| 本发明实施例提供的校正设备、方法与使用其的电子设备仅需要量测两个温度的频率值，计算出各种组合的频率飘移率，并选择使用频率飘移率最小的组合来设定修整模块的组态值，故能减少测试时间。在其中一种实施态样中，一种简易的加热设备可以直接设置于电子设备之芯片封装结构上，故无需使用外部加热设备加热，而能减少放置外部加热设备所需要的环境空间。 | ||||||
| 13 | 基于优化思想的锁相环实现方法、介质及装置 | CN202410044230.1 | 2024-01-11 | CN117937610A | 2024-04-26 | 邓亨; 韩鹤光; 任会平; 郑尧; 唐德炜 |
| 本发明提供一种基于优化思想的锁相环实现方法、介质及装置，所述方法包括：步骤一：采集锁相目标电压，提取正序电压；步骤二：建立优化问题：相位θ为何值时，无功分量近似于0；并基于提取的正序电压设置适应度函数；步骤三：采用元启发式算法寻优化问题中相位θ的最优解；步骤四：将相位θ的最优解对应到(0,2π)之间，得到最终相位结果。本发明采用优化的思想取代传统的PI调节器，首先避免了PI调节器的参数整定环节，其次采用元启发式算法解决提出的优化问题，可实现比PI调节器更快的锁相速度，理论上每更新一次正序分量的值就能得到准确的相位，而PI调节器在输入变化时需要根据连续多次采样结果才能使锁相误差达到0附近。 | ||||||
| 14 | 相位插值器非线性响应校正方法 | CN202410197969.6 | 2024-02-22 | CN117767948B | 2024-04-26 | 万金; 石姣 |
| 15 | 一种宽带频率合成模块 | CN202310959628.3 | 2023-08-01 | CN117040530B | 2024-04-26 | 丰国栋; 桑明华; 张根喜 |
| 16 | 相位修正装置及方法、测距装置、相位变动检测装置 | CN202010868553.4 | 2020-08-26 | CN113497622B | 2024-04-26 | 西川正树 |
| 17 | 相位校正装置及方法、测距装置、相位变动检测装置 | CN202010816823.7 | 2020-08-14 | CN113364456B | 2024-04-26 | 西川正树; 大高章二 |
| 18 | 用于锁相环的损坏的时钟检测电路 | CN201910162371.2 | 2019-03-05 | CN110247656B | 2024-04-26 | E·P·林德伦; A·司里德; J·加纳旦那 |
| 19 | 一种具有防错锁功能的低相噪混频锁相电路 | CN202311695619.4 | 2023-12-12 | CN117411478B | 2024-04-23 | 杨松 |
| 本发明公开了一种具有防错锁功能的低相噪混频锁相电路，包括用于提供同时基信号的同时基参考单元，根据同时基参考单元提供的同时基信号产生低相噪射频信号的低相噪混频锁相单元，以及接收同时基参考单元提供的同时基信号并与低相噪混频锁相单元连接的防错锁单元，该防错锁单元基于同时基信号检测低相噪混频锁相单元的输出信号是否错锁，并在错锁时对低相噪混频锁相单元进行修正。本发明通过电路设计能够在较小体积和较低成本的条件下实现低相噪射频信号的产生，而且可以解决低相噪混频锁相单元可能发生的频率错误锁定的问题，并且能够适应多种微波信号处理电路，为各种变频电路提供高质量的本振信号和自检信号，具有广泛的市场应用前景。 | ||||||
| 20 | 杂波消除的动态配置 | CN202280061000.5 | 2022-06-10 | CN117916686A | 2024-04-19 | H·D·奥谢; D·切尔尼亚夫斯基; T·舍瑙尔; A·莫阿兹; R·哈泽拉; R·卡努马利 |
| 实施方案涉及根据侵扰集成电路(IC)的操作频率的动态改变来更新在受扰IC处的杂波消除。该侵扰IC在预先确定的更新时间改变其操作频率。该更新时间和该操作频率的改变与受扰IC共享。该受扰IC动态地更新用于该受扰IC和该侵扰IC的本地时钟信号的频率之间的关系。该受扰IC基于该侵扰IC的更新的本地时钟频率的关系、更新时间和操作频率的改变来生成杂波消除参数，并且配置杂波消除电路。这样，尽管该侵扰IC的操作频率发生了改变，并且这些本地时钟频率出现了偏差，但该受扰IC可执行有效的杂波消除。 | ||||||
QQ群二维码
意见反馈
意见反馈