子分类：
| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 21 | 一种弱化因消除毛刺而产生的相位响应的方法及装置 | CN202410148445.8 | 2024-01-31 | CN117978158A | 2024-05-03 | 邓子君; 罗飞; 蹇俊杰 |
| 本发明公开了一种弱化因消除毛刺而产生的相位响应的方法及装置，该方法通过引入毛刺检测装置，当有毛刺发生时候检测到毛刺现象；检测到毛刺现象后，通过衰减因调整预加延迟信号而产生的相位差，来弱化对全数字锁相环产生的影响。本发明属于全数字锁相环技术领域，能够降低因消除毛刺而产生的锁相环输出抖动。 | ||||||
| 22 | 一种低功耗快速锁定亚采样锁相环及通信设备 | CN202410075606.5 | 2024-01-18 | CN117978157A | 2024-05-03 | 李浩然; 殷俊; 麦沛然; 马许愿 |
| 本发明公开了一种低功耗快速锁定亚采样锁相环及通信设备，属于无线通信技术领域。其中锁相环包括亚采样相位锁定环路和频率锁定环路；时间数字转换器，用于测量参考信号和CKD信号之间的相位差，并输出第一数字信号和第二数字信号；失锁检测器在频率锁定环路达到锁定后开启，其输入信号是高精度时间数字转换器输出的第二数字信号，通过检测输入信号的跳变来标识失锁事件的发生；环路控制器的输入信号为第一数字信号和第二数字信号，通过检测这两个信号的变化率来判断对应的频率锁定是否完成；相位对准器的输入信号为压控振荡器的输出信号，并输出CKD信号。本发明通过在频率锁定环路中使用一个两步低精度‑高精度TDC的设计，能够快速锁定环路。 | ||||||
| 23 | DC和RF信号的多电平脉冲化 | CN202311482565.3 | 2019-03-15 | CN117978147A | 2024-05-03 | 朱莱恩·休布; 亚历克斯·帕特森; 吴垠 |
| 描述了用于射频(RF)信号的参数的多电平脉冲化和频率的多电平脉冲化的系统和方法。RF信号通过匹配器被施加到衬底支撑件。参数从低电平脉冲化到高电平，同时频率从低电平脉冲化到高电平。另外，将直流(DC)参数施加到衬底支撑件或将另一RF信号施加到上电极。施加到衬底支撑件的RF信号的参数和频率与施加到上电极的DC参数或RF信号同时脉冲化，以提高晶片的处理速度，增大掩模的选择性并减小等离子体室内的离子的角展度。 | ||||||
| 24 | 一种分频时钟产生电路及其分频方法 | CN201910665383.7 | 2019-07-23 | CN112290939B | 2024-05-03 | 刘吉平; 熊辉兵 |
| 本发明提出一种分频时钟产生电路及其分频方法，该电路包括CPU配置计数阈值电路、计数器A、计数器B、第一分频计数选择逻辑电路、第二分频计数选择逻辑电路、预分频器A、预分频器B、异或门；计数器A、计数器B均为计数阈值可调的循环减一计数器，两计数器共用时钟SourceClk；计数器A通过第一分频计数选择逻辑电路与预分频器A相连，计数器B通过第二分频计数选择逻辑电路与预分频器B相连，异或门将预分频器A和预分频器B的输出信号异或后得到所需分频时钟。本发明结构简单，能够用于产生整数N分频和N.5小数分频的分频时钟，且可以避免在时钟切换时引入毛刺，不需要引入额外的去毛刺电路，能够降低硬件能耗。 | ||||||
| 25 | 一种锁相环电路 | CN201910510846.2 | 2019-06-13 | CN112087228B | 2024-05-03 | 邬成; 汤小虎 |
| 本申请公开了一种锁相环电路，包括主环路和负反馈补偿支路；主环路包括：鉴频鉴相器，用于检测参考信号与输入信号的相位差，并输出对应的检测结果信号；与鉴频鉴相器连接的电荷泵；与电荷泵连接的第一滤波器；与第一滤波器连接的压控振荡器，用于生成并输出与锁定电压对应的振荡信号；与压控振荡器连接的调压电路，用于生成并输出调压后的输入信号至鉴频鉴相器；负反馈补偿支路的输入端与鉴频鉴相器连接，输出端与第一滤波器中的MOS管电容连接，用于生成并输出与检测结果信号对应的补偿电流，以便对MOS管电容进行漏电补偿。本申请引入负反馈补偿支路，向MOS管电容提供补偿电流，可消除输出频谱中的参考时钟毛刺，提高输出精确度。 | ||||||
| 26 | 利用半速率时钟的对注入锁定振荡器的相位校准 | CN202280060838.2 | 2022-08-30 | CN117957777A | 2024-04-30 | B·格拉维; S·法金 |
| 一种时钟生成电路具有注入锁定振荡器、倍频器电路、低通滤波器和校准电路。该注入锁定振荡器具有耦合到半速率时钟信号的输入。该倍频器电路具有耦合到该注入锁定振荡器的输出的输入。这些低通滤波器中的每个低通滤波器具有耦合到该倍频器电路的多个输出中的一个输出的输入。该校准电路包括接收这些低通滤波器的输出的比较逻辑。该校准电路具有耦合到该注入锁定振荡器中的供电电流的源的控制输入的输出。在一个示例中，该供电电流的该源是电流数模转换器。 | ||||||
| 27 | 一种鉴频鉴相器、时钟数据恢复电路及电子设备 | CN202410354025.5 | 2024-03-27 | CN117955491A | 2024-04-30 | 李蓝; 魏建宁; 董超然; 姚评 |
| 本发明属于电子技术领域，本发明提出一种鉴频鉴相器、时钟数据恢复电路及电子设备，鉴频鉴相器包括频率检测单元，频率检测单元包括第一触发器、第二触发器、与门、比较器以及防误翻转器；第一触发器的输出端连接于与门的第一输入端，第二触发器的输出端连接于与门的第二输入端，与门的输出端连接于比较器，比较器的输出端连接于防误翻转器的输入端；第一触发器的第一输入端和第二触发器的第一输入端接入压控振荡器的输出信号，第一触发器的第二输入端和第二触发器的第二输入端接入外部输入信号。通过防误翻转器对比较器的输出信号进行下降沿延迟处理，滤除预设时间内的毛刺和误翻转，避免干扰影响误触发锁频环路，锁频环路重新开启。 | ||||||
| 28 | 时钟生成装置及方法、调整装置及方法、计算机可读介质 | CN202311361075.8 | 2023-10-20 | CN117955490A | 2024-04-30 | 佐藤贵之 |
| 本发明提供一种时钟生成装置及方法、调整装置及方法、计算机可读介质。一种生成输出时钟信号的时钟生成装置具备：第一电压控制型振荡器，其输出输出时钟信号；AD转换器，其具有第二电压控制型振荡器、相位比较器以及数字温度信号发生器，第二电压控制型振荡器响应于数字温度信号变为与来自温度传感器的模拟温度信号对应的值，来输出被输出时钟信号锁相的内部时钟信号，相位比较器检测输出时钟信号与内部时钟信号的相位差，数字温度信号发生器生成与相位比较器检测出的相位差相应的数字温度信号并将该信号输出到第二电压控制型振荡器；以及数字温度补偿电路，其使用数字温度信号，对第一电压控制型振荡器的输出时钟信号的频率进行温度补偿。 | ||||||
| 29 | 连续波和脉冲源的RF阻抗匹配 | CN202311402469.3 | 2023-10-26 | CN117955449A | 2024-04-30 | I·A·布塔; T·洛齐克 |
| 在一实施例中，一种用于半导体制造的系统包括连续波(CW)射频(RF)源和脉冲RF源。该系统还包括位于CW RF源和负载之间的匹配网络以及控制电路。控制电路接收指示脉冲RF信号的一个或多个信号，并选择脉冲RF信号的一部分。控制电路然后在脉冲RF信号的选择部分期间采样至少一个参数。基于至少一个参数，控制电路引起至少一个可变电抗元件的改变，这使匹配网络在CW RF源和负载之间阻抗匹配。 | ||||||
| 30 | 锁相装置 | CN202410207578.8 | 2024-02-26 | CN117792387B | 2024-04-30 | 李蓝; 蹇俊杰; 唐贝贝; 唐梓豪; 郭富豪 |
| 本发明公开了一种锁相装置。为解决芯片间的差异性和温度覆盖范围窄的技术问题，本发明锁相装置包括全数字锁相环、仿真值查找表和温度传感器，所述温度传感器包括环形振荡器；所述全数字锁相环包括捕获电容阵列；当锁相装置上电时，从所述仿真值查找表中查找校正变量，并根据所述校正变量对所述温度传感器校正；当所述温度传感器完成校正后，根据温度传感器输出的对参考时钟的计数，获得与温度成正比的计数值，并根据该计数值设定捕获电容阵列控制字为初值。本发明通过上电时自动校正温度传感器并设定捕获电容阵列控制字初值，解决了芯片差异性和温度覆盖范围窄的技术问题，最大化了锁相装置温度覆盖范围。 | ||||||
| 31 | 一种数字时钟电路 | CN202210658256.6 | 2022-06-10 | CN115940896B | 2024-04-30 | 谷华宝 |
| 本发明实施例提供了一种数字时钟电路，包括依次电连接的脉冲生成电路、测量延迟电路、可变延迟电路和触发器电路。本发明实施例通过在测量延迟电路中设置多个具有不同延迟周期的延迟电路对脉冲生成电路生成的第一脉冲信号进行延迟，从而获得延迟精度更高的第二脉冲信号，基于第二脉冲信号再通过可变延迟电路和触发器电路获得校准后的倍频信号，提高了通过第一脉冲信号而获得的倍频信号的精度，从而提高了锁相环路的使用性能。 | ||||||
| 32 | 电压调节方法及相应装置 | CN201911342152.9 | 2019-12-24 | CN112134556B | 2024-04-30 | 杨李基; 罗尔夫·雷格奎斯特; 休·托马斯·梅尔 |
| 本发明揭露了一种电压调节方法及相应装置。电压调节方法包括通过第一机制和不同于该第一机制的第二机制来感测处理电路的输入电压；以及通过以下方式调节该输入电压：使用第一机制调节该输入电压的第一下降；以及使用第二机制调节该输入电压在第一下降之后的后续下降。本发明的电压调节方法及相应装置可以减轻电压下降。 | ||||||
| 33 | 数字调制器、频率合成器和提高调制器速度的方法 | CN201910630657.9 | 2019-07-12 | CN110266309B | 2024-04-30 | 安发志; 周文婷 |
| 本发明公开了一种数字调制器、频率合成器和提高调制器速度的方法，将延迟寄存器设置在差分链路与误差消除单元之间的链路中、输入节点与加法器之间的链路中和/或相邻的累加单元之间的链路中，用于将接收到的数据进行延迟，以提高数字调制的运行速度。本实施例提供的技术方案在最长分析路径中插入至少一个延迟寄存器，将最长分析路径划分为至少两条第一子分析路径，通过引入延迟的机制，提高调制器的运行速度，实现了在参考时钟频率过高的情况下，满足建立时间和保持时间的要求，进而提高小数频率频率合成器的稳定性。 | ||||||
| 34 | 一种复杂频率信号间的直接数字化锁相方法及系统 | CN202310430580.7 | 2023-04-20 | CN117938150A | 2024-04-26 | 周渭; 邹飞; 苗翠平; 陈巍 |
| 本发明属于锁相环控制技术领域，具体涉及到一种复杂频率信号间的直接数字化锁相方法及系统。包括：依据不同频率信号f1＝Afmaxc，f2＝Bfmaxc间的相位差变化以最小公倍数Tminc＝1/fmaxc周期为间隔，在一个相位群周期内存在的大量相位连续变化中，选择出数字化电压采样的线性相位变化最小量化步进值ΔP＝1/(ABfmaxc)＝Tminc/(AB)作为反馈控制依据，计算出控制电压的变化量，最终控制信号的输出。由此，本发明解决了现有锁相环技术中，不同频率的信号间锁相受限于同频转换，需要分、倍频以及频率合成技术支持等复杂处理过程问题。 | ||||||
| 35 | 一种补偿原子钟中环境参量变化引起的频移的方法 | CN202410321795.X | 2024-03-20 | CN117938149A | 2024-04-26 | 康松柏; 赵霖浈; 李豆; 刘康琦 |
| 本发明公开了一种补偿原子钟中环境参量变化引起的频移的方法，通过设置比例积分微分放大器的预设参考电压使得激光器的锁定频率产生一个偏置频移，再通过修正频移系数对预设参考电压进行优化，得到最优参考电压，对原子钟共振谱线的非峰值点进行锁定，使得激光器输出的光信号的功率变化导致的偏置频移的变化量能够补偿激光器输出的光信号的功率变化引起的激光器的锁定频率的变化量，从而减小激光器输出的光信号的功率变化引起的频移系数；对本发明的方法操作简单且具有普适性。 | ||||||
| 36 | 鉴相器及其工作方法、时钟与数据恢复电路、电子设备 | CN202211314210.9 | 2022-10-25 | CN117938148A | 2024-04-26 | 陈焱沁; 王晓婷 |
| 本申请实施例提供一种鉴相器及其工作方法、时钟与数据恢复电路、电子设备，涉及集成电路技术领域，用于解决如何提高鉴相器性能的问题。鉴相器包括数据积分器，与采样时钟端均耦接，用于根据采样时钟端的信号，对输入数据进行积分；数据采样比较器，用于将数据积分器的输出与设定值进行采样比较；跳变沿积分器；与采样时钟端耦接，用于根据采样时钟端的信号，对输入数据进行积分；跳变沿采样比较器；用于将跳变沿积分器的输出与设定值进行采样比较；逻辑处理器，用于对数据采样比较器的比较结果和跳变沿采样比较器的比较结果进行逻辑处理，并输出超前滞后的处理结果。 | ||||||
| 37 | 用于校正频率飘移的校正设备、方法与使用其的电子设备 | CN202211641292.8 | 2022-12-20 | CN117938146A | 2024-04-26 | 赖炳文; 王笃修 |
| 本发明实施例提供的校正设备、方法与使用其的电子设备仅需要量测两个温度的频率值，计算出各种组合的频率飘移率，并选择使用频率飘移率最小的组合来设定修整模块的组态值，故能减少测试时间。在其中一种实施态样中，一种简易的加热设备可以直接设置于电子设备之芯片封装结构上，故无需使用外部加热设备加热，而能减少放置外部加热设备所需要的环境空间。 | ||||||
| 38 | 基于优化思想的锁相环实现方法、介质及装置 | CN202410044230.1 | 2024-01-11 | CN117937610A | 2024-04-26 | 邓亨; 韩鹤光; 任会平; 郑尧; 唐德炜 |
| 本发明提供一种基于优化思想的锁相环实现方法、介质及装置，所述方法包括：步骤一：采集锁相目标电压，提取正序电压；步骤二：建立优化问题：相位θ为何值时，无功分量近似于0；并基于提取的正序电压设置适应度函数；步骤三：采用元启发式算法寻优化问题中相位θ的最优解；步骤四：将相位θ的最优解对应到(0,2π)之间，得到最终相位结果。本发明采用优化的思想取代传统的PI调节器，首先避免了PI调节器的参数整定环节，其次采用元启发式算法解决提出的优化问题，可实现比PI调节器更快的锁相速度，理论上每更新一次正序分量的值就能得到准确的相位，而PI调节器在输入变化时需要根据连续多次采样结果才能使锁相误差达到0附近。 | ||||||
| 39 | 相位插值器非线性响应校正方法 | CN202410197969.6 | 2024-02-22 | CN117767948B | 2024-04-26 | 万金; 石姣 |
| 本发明公开了一种相位插值器非线性响应校正方法。为解决相位插值器的非线性响应会直接反应在输出抖动中的技术问题，本发明将单频模拟信号输入模数转换器，所述模数转换器接收所述相位插值器输出的时钟信号；对模数转换器输出的数字信号执行时域至频域变换，获得实测频率点；根据实测频率点和滤波器输出的相位插值器控制码，获得校正值；根据滤波器输出的所述相位插值器控制码和所述校正值，获得应用于相位插值器的校正后的控制码。本发明以非线性响应补偿与校正为技术手段，克服了相位插值器非线性响应的不利影响，提升了相位插值器的线性度和时钟数据恢复电路性能。本发明适于数据通信领域。 | ||||||
| 40 | 一种宽带频率合成模块 | CN202310959628.3 | 2023-08-01 | CN117040530B | 2024-04-26 | 丰国栋; 桑明华; 张根喜 |
| 本发明公开了一种宽带频率合成模块，属于通信技术领域，包括混频器M1、滤波器F1、混频器M2、滤波器F2、混频器M3、时钟分频器、分频器D1、锁相环PLL1、数字频率合成器DDS、锁相环PLL2、压控振荡器VCO、分频器D2、射频开关K1、射频开关K2、滤波及电平补偿电路和衰减电路，解决了通过一路中频输入信号和一路时钟信号来产生3路不同频率的射频信号的技术问题，可以产生多路信号，频率合成的精度高，可以实现多频率范围覆盖、灵活控制，使用集成VCO的锁相环，减少了外部元件的数量，简化了电路设计和调试过程，提高了系统的可靠性和性能稳定性，并其具有能够产生高稳定性的本振源的优点。 | ||||||
QQ群二维码
意见反馈
意见反馈