子分类：
| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 141 | 除频器电路 | CN202110119978.X | 2021-01-28 | CN112953530B | 2024-02-23 | 姚超凡; 孙凯 |
| 142 | 一种信噪比可调的中频信号发生器的实现方法 | CN201710884047.2 | 2017-09-26 | CN107682011B | 2024-02-23 | 张建军; 李媛媛; 董锐; 颜凯; 范玉进; 徐文大 |
| 143 | 时钟数据恢复装置 | CN202311470074.7 | 2023-11-07 | CN117579057A | 2024-02-20 | 張永載; 李承龍; 沈載三 |
| 本发明涉及时钟数据恢复装置，包括：均衡器，均衡器补偿输入的数据的通道损耗；鉴相器，鉴相器比较均衡器输出的数据与获得反馈的时钟并输出上升信号(UP)和下降信号(DN)；电荷泵，电荷泵根据上升信号和下降信号进行操作以输出控制信号；环路滤波器，环路滤波器去除电荷泵输出的控制信号中包含的高频成分；压控振荡器，压控振荡器根据去除了高频成分的控制信号来转换时钟的频率并输出；及压控振荡器缓冲器，压控振荡器缓冲器根据从鉴相器直接传递的上升信号和下降信号，调节压控振荡器输出的时钟的压摆率(slew rate)并传递给鉴相器。根据本发明，可以减小Bang‑Bang环路中的环路迟延以便改善时钟和数据恢复特性。 | ||||||
| 144 | 一种基于谐波分离的多重二阶广义积分器的稳态线性卡尔曼滤波器的锁相技术 | CN202311700769.X | 2023-12-12 | CN117579038A | 2024-02-20 | 范兴明; 吴润玮; 黄少华; 杨帅鑫; 张鑫 |
| 本发明公开一种基于谐波分离的多重二阶广义积分器(HS‑MSOGI)的稳态线性卡尔曼滤波器(SSLKF)的锁相技术，该锁相技术在SSLKF前增加一种重新设计的HS‑MSOGI，实现锁相整体闭环控制和自适应滤波，通过采集电网三相电压，利用Clark变换将三相电压转换到αβ坐标，将αβ坐标下的电压分量和SSLKF预测电压估计频率输入到HS‑MSOGI中，滤除基波以外的谐波分量，将经过HS‑MSOGI输出的基波经过正负序分量分离(PNSC)由Park变换到dq坐标系下，将q轴电压分量输入到SSLKF进而对电网电压的相位、频率以及角速度进行预测。本发明由HS‑MSOGI优化SSLKF实现电网电压的自适应滤波锁相，大幅提高了鲁棒性和抗干扰性。 | ||||||
| 145 | 信号生成装置、雷达信号测试系统及雷达信号测试方法 | CN202311582283.0 | 2023-11-24 | CN117572364A | 2024-02-20 | 施雪松; 许庆杰; 陶路; 陈程; 王冲 |
| 本发明公开了一种信号生成装置、雷达信号测试系统及雷达信号测试方法，信号生成装置包括：信号发生模块；信号频率调整模块，调整初始信号的频率；信号放大模块，调节初始信号的信号强度；信号分配模块，将初始信号分为多个单音中频信号。雷达信号测试系统包括：信号生成装置；雷达装置，生成高频雷达信号；谐波混频装置，基于单音中频信号生成单音高频信号，将高频雷达信号和单音高频信号进行下混频以得到低频测试信号；示波器，对低频测试信号进行测试以得到高频雷达信号的相位。现有技术中存在测试雷达高频信号相位时需依赖高端示波器的技术问题，本发明能够生成单音中频信号，即使中低端示波器也能够测试出雷达高频信号的相位。 | ||||||
| 146 | 内外不同频率参考时钟信号切换电路、装置及方法 | CN202210318009.1 | 2022-03-25 | CN114637370B | 2024-02-20 | 郑委; 张晶; 于磊; 万飞 |
| 本申请涉及一种内外不同频率参考时钟信号切换电路、装置及方法，涉及参考信号切换的技术领域，包括切换模块、控制模块和晶振模块，切换模块分别连接于控制模块和晶振模块，控制模块还连接于晶振模块，当有外部参考时钟信号输入切换模块时，切换模块对外部参考时钟信号进行锁相，且控制模块控制切换模块锁相，此时晶振模块作为VCO锁定晶振模块的输出频率，并进行输出，当没有外部参考时钟信号输入切换模块时，控制模块对晶振模块输出的参考时钟信号进行微调，从而使输出的参考时钟信号符合电子系统的时钟信号，进而减小内部参考时钟信号与外部参考时钟信号在切换过程中对电子系统的影响，同时本申请还可以优化通讯设备相位噪声。 | ||||||
| 147 | 一种固定小数分频器和电子设备 | CN202311378633.1 | 2023-10-23 | CN117559994A | 2024-02-13 | 付英春; 何凡; 黄水龙; 袁育博; 单强; 肖津津; 付青琴; 杨光伦; 魏子辉 |
| 本发明公开了一种固定小数分频器和电子设备，其中，所述固定小数分频器，包括：缓存器模块，用于根据控制信号和多路不同相位的时钟信号输出差分时钟信号，差分时钟信号包括相位相反的第一时钟信号和第二时钟信号；分频器模块，分频器模块的输入端与缓存器模块的输出端连接，用于根据第一时钟信号输出第一分频信号；控制模块，控制模块的输入端与缓存器模块的输出端和分频器模块的输出端分别连接，控制模块的输出端与缓存器模块的输入端连接，控制模块用于根据第一分频信号、第一时钟信号和第二时钟信号生成控制信号。该分频器能够实现N+0.5的分数分频，相对于整数分频比而言，具有更低的分频比跳动，具有更好的噪声特性，保证了分频器的运行可靠性。 | ||||||
| 148 | 时钟数据恢复电路及芯片 | CN202410047248.7 | 2024-01-12 | CN117559992A | 2024-02-13 | 李蓝; 董超然; 魏建宁; 狄旭明; 陶敏 |
| 本发明公开了一种时钟数据恢复电路及芯片。为了提升时钟数据恢复电路的锁定频率范围，本发明在时钟数据恢复电路的鉴频器中，设置一个延迟模块，其延迟信号的下降沿，但不延迟信号的上升沿。本发明在不会影响系统及时锁频的前提下，让锁相环路有更长的响应时间。本发明以延迟模块为技术手段，提升了时钟数据恢复电路的稳定性，覆盖更广的工艺角芯片和环境温度。本发明适于高速芯片互联领域。 | ||||||
| 149 | 时钟发生器电路、对应的设备和方法 | CN202310711507.7 | 2023-06-15 | CN117559969A | 2024-02-13 | D·温琴佐尼 |
| 本公开涉及时钟发生器电路、对应的设备和方法。在实施例中，电路包括布置在链中的级联延迟单元，每个延迟单元具有输入到输出延迟时间，其中链中的第一延迟单元配置为接收用于沿链中的延迟单元传播的输入信号，逻辑电路装置耦合到链中的延迟单元；逻辑电路装置配置为生成时钟信号作为输入到链中的延迟单元和从链中的延迟单元输出的信号的逻辑组合，并且反馈电路装置配置为向链中的第一延迟单元提供反馈信号，反馈电路装置包括从链中的最后延迟单元到链中的第一延迟单元的第一反馈信号路径和从链中的中间延迟单元到链中的第一延迟单元的第二反馈信号路径，中间延迟单元布置在链中的第一延迟单元和链中的最后延迟单元之间。 | ||||||
| 150 | 一种基于步进LDO校正DTC延迟步进的方法及装置 | CN202211735264.2 | 2022-12-31 | CN116192125B | 2024-02-13 | 蹇俊杰 |
| 本发明公开了一种基于步进LDO校正DTC延迟步进的方法及装置，其中方法包括以下步骤：通过通路控制将锁相环电路中的N个数字时间转换器以负反馈方式连接振荡；通过步进LDO电路输出最小的工作电压至数字时间转换器；在预设时间长度内对数字时间转换器的输出进行定时计数，得到在延迟控制关闭和打开时的计数器值；根据已知的参考时钟周期和两个计数器值计算步进精度；判断步进精度相比于预设值是偏大还是偏小，若偏大则按预设增量升高工作电压，若偏小则当前工作电压即为目标值；恢复默认通路并输出对应的工作电压至数字时间转换器，使其步进精度在预设范围内。本发明可将DTC步进精度的工艺波动的影响降低到允许范围内。 | ||||||
| 151 | 一种DTC延迟单元的延迟测量方法、设备及存储介质 | CN202211724743.4 | 2022-12-30 | CN116112005B | 2024-02-13 | 高青; 唐贝贝 |
| 本发明提供了一种DTC延迟单元的延迟测量方法、设备及存储介质，采用使能信号控制是否对DTC延迟单元的延迟进行测量，在确认进行测量时，通过步进扫描的方式生成信号完成DTC中延迟单元延迟的测量。本发明提出的延迟测量方法能够有效且准确的测量DTC的单元延迟，在传统全数字锁相环电路中，并没有出现该种测量方式。 | ||||||
| 152 | 一种幅度相位可调的高精度射频激励源 | CN202211336052.7 | 2022-10-28 | CN115912034B | 2024-02-13 | 李希密; 寇小兵; 王洪林; 尹红波; 陈坤; 王成; 曾超林; 陈旭辉 |
| 本发明公开了一种幅度相位可调的高精度射频激励源，包括高频段链路单元、低频段链路单元、电源及控制单元和时钟同步器单元；其中高频段链路单元产生高频正弦波信号，低频段链路单元产生低频正弦波信号；电源单元将直流输入电压经过二次稳压变换后输出各部分所需的工作电压，提供给高、低频段链路单元和时钟同步器单元使用；控制单元用于检测输出信号功率、检测电压、检测温度、检测频率源锁定，并对数字频率合成器的频率、幅度和相位进行控制；时钟同步器单元，产生高稳定低相位噪声的参考时钟信号，经过参考时钟分配器输出两路差分参考时钟信号和一路本振信号。本发明提高了射频激励源的频率、幅度、相位的重复精度、调节精度和稳定度。 | ||||||
| 153 | 基于脉冲星驾驭的原子钟准确度提高方法 | CN202110337703.3 | 2021-03-30 | CN113078901B | 2024-02-13 | 童明雷; 高玉平; 赵成仕; 李变; 朱幸芝; 罗近涛 |
| 本发明提供了一种基于脉冲星驾驭的原子钟准确度提高方法，获得一段时间的脉冲星TOA观测数据，拟合计时模型参数，获得拟合后计时残差和更新后的计时模型参数；利用要被驾驭的原子钟作为参考时继续开展脉冲星计时观测，得到由该参考钟记录的实测TOA数据；在该观测时段内利用计时模型参数在SSB处预报TOA，结合原子钟实测的TOA序列，得到拟合前计时残差；将拟合前计时残差数据做线性拟合，得到斜率k；将被驾驭的原子钟与TT(BIPM)的钟差补偿一个(1‑k)因子，完成频率驾驭。本发明能够实时地对原子钟进行频率驾驭，提高原子钟的准确度，并在UTC中断时保持我国标准时间持续高性能。 | ||||||
| 154 | 超前半比预测电子系统 | CN201910857281.5 | 2019-09-11 | CN110492884B | 2024-02-13 | 焦杰; 刘志; 汪涛; 张军武 |
| 超前半比预测电子系统，涉及电子技术和电力、通信等领域，解决现有信号同步系统中预测同步信号延迟时存在设计过程复杂，且无法实现真正同步的问题，本新型提供的电路可以根据两个输入信号的不同相位，自动输出一个即比两个信号都超前的信号；超前量可以始终保持等于两个输入信号相位差的一半，而且与输入信号的频率没有关系；输出信号的边沿始终位于两个输入信号边沿的前面，且超前量总是等于两个输入信号相位差的一半；将本发明应用于一种预测式信号同步系统中，可以自动匹配传输电缆的长度，按延迟比例为各个子系统重建同步信号。即可以产生与同步信源无延时无相位差的同步信号，也可以产生与信源相比具有固定超前或滞后量的同步信号。 | ||||||
| 155 | 一种输出正弦波锁相移相装置及正弦锁相移相算法 | CN201810308408.3 | 2018-04-08 | CN108418579B | 2024-02-13 | 周明; 邵威 |
| 本发明涉及一种输出正弦波锁相移相装置及正弦锁相移相算法，装置由鉴相器、调节器、低通滤波器、信号发生器、高阶带通滤波器组成，鉴相器依次与调节器、低通滤波器、信号发生器、高阶带通滤波器相连，高阶带通滤波器输出端又与鉴相器相连。算法为预先构造正弦信号发生器，设计压频比，预构PI调节器参数及前置移相参数，根据频率需求预先构造滤波器参数，并周期性检测参考频率与输出频率相位差，通过PI调节器和滤波器同时作用实现具有高保真度正弦锁相功能，同时算法中加入移相环节能自由调整锁相输出波形相位。本发明输出幅相特性根据需要调整，在参考信号发生变化或故障再恢复时能快速完成锁相功能，不会出现失锁状态，锁相稳定，抗扰能力强。 | ||||||
| 156 | 一种低功耗的时钟振荡器 | CN202311382805.2 | 2023-10-23 | CN117544165A | 2024-02-09 | 石方敏; 胡伟波; 翟智云 |
| 本发明涉及一种低功耗的时钟振荡器，包括：分频器，用于对输入信号的频率进行分频，并输出分频信号；鉴频鉴相器，用于对分频信号进行鉴频鉴相得到不同宽度的脉冲调制信号；电荷泵，与鉴频鉴相器连接，用于根据输入的脉冲调制信号输出电流脉冲；滤波器，与电荷泵连接，用于对电流脉冲进行低通滤波输出控制电压信号；电压控制振荡器，与环路滤波器连接，于控制电压信号的作用下产生时钟信号；温度传感器，对工作温度进行检测以输出温度检测信号，并依据温度变化率改变采样频率；解码器，与温度传感器连接，用于对温度检测信号进行解码获得调节信号。本发明提供的低功耗时钟振荡器具有较低的功耗，能够满足长时间待机和低功耗应用场景的需求。 | ||||||
| 157 | 射频收发器批量快速测试装置 | CN202311491072.6 | 2023-11-10 | CN117233580B | 2024-02-09 | 裴艳永; 周礼兵; 侯卫兵 |
| 本发明公开了一种射频收发器批量快速测试装置，包括：集成在测试电路板上的时钟源子系统，用于给测试电路板上的时钟系统提供时钟源。所述时钟源子系统包括：调压器，其与电压源连接并分出精确数值的控制电压；压控振荡器，其控制信号输入端与调压器的信号输出端电连接，调压器输出的电压控制信号控制压控振荡器输出预期的时钟频率信号；时钟缓冲器，其信号输入端与压控振荡器的信号输出端电连接，用以输出多路性能相同的时钟信号。该测试装置将时钟源子系统集成在测试电路板上，简单高效地解决了对射频收发器芯片进行测试时需要的时钟源问题，成本低廉，具有足够的精度和稳定度，能够达到与外部接入的高精度时钟源的时钟信号相近的电气性能。 | ||||||
| 158 | 同步数字设备 | CN202310948405.7 | 2023-07-31 | CN117526933A | 2024-02-06 | M·奎蒂罗利; A·梅基亚; P·佩森蒂 |
| 本公开的一个或多个实施例涉及一种同步数字设备。设备包括本地振荡器、全数字锁相环、数字信号生成器、采样电路和接口。本地振荡器生成本地时钟信号。全数字锁相环生成采样控制信号。ADPLL包括相位误差检测器、数字滤波器和Σ‑Δ调制器。相位检测器基于环路时钟信号和所接收的参考信号而生成相位误差信号。数字滤波器基于相位误差信号，生成指示参考时钟信号的频率与本地时钟频率之间的频率比的信号。Σ‑Δ调制器基于指示频率比的信号而生成调制信号。采样控制信号基于调制信号。采样电路以采样频率对数字信号生成器生成的数字信号进行采样，采样频率是采样控制信号的函数。 | ||||||
| 159 | 电子元件与相位侦测器 | CN202310314847.6 | 2023-03-28 | CN117526929A | 2024-02-06 | 杨吴德 |
| 本公开提供一种包括一相位侦测器的电子元件。该相位侦测器包括一第一晶体管、一第二晶体管、一第三晶体管、一第四晶体管以及一第一均衡器元件。该第一晶体管具有一第一输入端子，经配置以接收一第一信号。该第二晶体管具有一第二输入端子，经配置以接收一第二信号。该第三晶体管电性连接到该第一晶体管并具有一第一输出端子。该第四晶体管电性连接到该第二晶体管并具有一第二输出端子。该第一均衡器元件连接在该第一输出端子与该第二输入端子之间。 | ||||||
| 160 | 一种射频功率合成电路及方法 | CN202310376804.0 | 2023-04-10 | CN116366059B | 2024-02-06 | 沈鹏飞; 李长青; 李晓鸥 |
| 本申请涉及一种射频功率合成电路及方法，属于电子电路技术领域，其包括主放大模块将第一输入信号以第一增益进行放大，生成基准射频信号；从放大模块将第二输入信号以第二增益进行放大，生成第一射频信号；相位跟踪模块接收基准射频信号以及第一射频信号，对第二输入信号的相位进行调节，生成第二射频信号；幅度跟踪模块接收基准射频信号以及第二射频信号，根据基准射频信号和第二射频信号之间的幅度差，对第二射频信号的幅度进行调制，生成第三射频信号，并将第三射频信号作为第二输入信号输入至从放大模块功率合成模块，将基准射频信号以及第一射频信号进行合成，得到合成射频信号。本申请具有提高射频功率合成的安全性的效果。 | ||||||
QQ群二维码
意见反馈
意见反馈