| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 41 | 一种应用于码分多址系统的多速率串行维特比译码器 | CN94193504.3 | 1994-09-23 | CN1133660A | 1996-10-16 | 丹尼尔R·金得里得; 布赖恩K·巴特勒; 伊弗雷姆·泽哈维; 杰克K·沃乐夫 |
| 本发明涉及一种在码分多址(CDMA)移动通信系统(22)中恢复被卷积编码成码符号流的原始比特数据流的维特比译码器(20)。译码器(20)同时以几种与某些多速率译码器相关联的数据速率进行译码。译码器(20)能以连续模式或划分成帧的模式以未知的数据速率进行译码。这是通过同时以多种速率进行译码，并产生一个或一个以上的每组经译码数据分组的数据质量量度来实现的。 | ||||||
| 42 | 信号処理装置及び信号処理方法 | JP2016573224 | 2016-02-02 | JPWO2016125485A1 | 2017-11-24 | 正夫 森江 |
| 消費電力の低減と誤り訂正能力の確保とを両立させるために、信号処理装置は、入力された信号の誤り訂正を行う複数の演算手段が直列に接続された訂正ブロックが並列に接続された誤り訂正手段と、信号に対する演算手段のいずれかにおける誤り訂正数に基づいて、各々の訂正ブロックの動作状態を制御する制御手段と、を備える。 | ||||||
| 43 | 設計支援方法、設計支援プログラム、および設計支援装置 | JP2016507155 | 2014-03-11 | JPWO2015136611A1 | 2017-04-06 | 富田 憲範; 憲範 富田 |
| 設計支援装置(100)は、符号化行列(ma1)と、開始タイミングを示す情報と、を取得する。設計支援装置(100)は、符号化行列の列ベクトルに対応する各タイミングのうち取得した情報が示す開始タイミング以降のタイミングの各々について、BRAMに記憶された第1部分データのうち、タイミングにおいて第2部分データによって上書きされる第1部分データを特定する。設計支援装置(100)は、開始タイミング以降のタイミングの各々について、複数のXOR演算のうち、特定した第1部分データに基づくXOR演算を特定する。設計支援装置(100)は、開始タイミング以降のタイミングの各々について、各タイミングの中の開始タイミングより前の各タイミングのうち、特定したXOR演算の演算結果がタイミングに対応するベクトルに基づく特定したXOR演算の演算結果と同一となるタイミングを特定する。 | ||||||
| 44 | 復号装置、復号方法、およびプログラム | JP2011043720 | 2011-03-01 | JP5790029B2 | 2015-10-07 | 山岸 弘幸 |
| 45 | Base station and processing method | JP2014009473 | 2014-01-22 | JP2014068405A | 2014-04-17 | BOLOURCHI NADER; TERRY STEPHEN E; DICK STEPHEN G |
| PROBLEM TO BE SOLVED: To provide a processing method which does not perform separate processes for an UE ID and a CRC.SOLUTION: User equipment (UE) receives a radio signal of a high speed shared control channel including information indicating a N bit field including a cyclic redundancy check (CRC) of N bits added to an UE identification of N bits with two as a rule and at least one high speed downlink sharing channel (a step 4). It is determined whether the CRC is right or not (a step 5). At least the radio signal of one high speed downlink sharing channel, which is related to the radio signal when a reference including that the CRC is right is satisfied, is processed (steps 6 and 7). | ||||||
| 46 | cdma user equipment for the implied user equipment identification | JP2005239606 | 2005-08-22 | JP4512537B2 | 2010-07-28 | イー．テリー スティーブン; ジー．ディック スティーブン; ボローチ ネーダー |
| A user equipment (UE) comprising means for receiving a wireless signal of a control channel; means for determining whether criteria are met; and means for processing a downlink shared channel indicated by the wireless signal on a condition that the criteria are met. | ||||||
| 47 | Decoding apparatus, decoding method, receiving apparatus, and a storage medium reproducing apparatus | JP2007326157 | 2007-12-18 | JP4412401B2 | 2010-02-10 | 真紀子 山本; 峰志 横川 |
| 48 | In-place transformation with application to encoding and decoding of various code class | JP2008516032 | 2006-06-12 | JP2008544610A | 2008-12-04 | エム． アミン ショックローライ，; マイケル， ジー． ルビー， |
| メモリ制約を有するコンピューティングデバイスを使用してデータのシンボルを符号化する符号化器において、コンピューティングデバイスのメモリにソースブロックをロードすることと、ソースブロックのすべてよりは少ない中間変換を実行することと、メモリ内でソースブロックの一部を中間結果に置換することと、メモリに記憶された出力シンボルが符号化されたシンボルの組を形成するように変換を完了することとを含む、変換を実行する方法。 復号化器は、インプレース変換を実行することによって、受信されたデータおよび復号化されたソースデータの記憶に実質的に同一のメモリを使用することを可能にする順序で復号化ステップを実行することができる。 インプレース変換を使用することによって、受信されたデータが復号化されたソースデータに変換される時に、復号化されたソースデータ用のメモリの類似するサイズの大きい部分を必要とせずに、その受信されたデータのためにとっておかれるメモリの大きい部分を上書きすることができる。 | ||||||
| 49 | System and method for decoding a forward error correcting code | JP2008511354 | 2006-05-11 | JP2008541627A | 2008-11-20 | エヴァンス コンウェイ エイドリアン |
| デコーダの状態を更新（又は、再計算）するために遅延パケット到着に含まれる情報を使用することによって順方向エラー訂正コードのデコーダの性能を向上させることができるシステム及び方法が開示される。 一般に、開示された実施例のシステム及び方法は、連続するビット又は情報フレームのデコードで状態情報を維持するデコーダに適用できる。 もし遅延パケットに含まれる情報が当初は時間通りに到着し、通常の方法でデコードされていたら、再計算された状態はデコーダが正確に有していた状態であるから、本発明の方法及びシステムはデコーダの性能（即ち、ビットエラーレート）を向上させる。 事実上、遅延パケット到着に続いてデコーダ状態を更新することは、デコーダの状態に遅延パケット消去が影響する時間での伝搬を終了させる。 | ||||||
| 50 | System for implicit user equipment identification | JP2008068359 | 2008-03-17 | JP2008160888A | 2008-07-10 | BOLOURCHI NADER; TERRY STEPHEN E; DICK STEPHEN G |
| PROBLEM TO BE SOLVED: To omit separate processing for UE ID and CRC. SOLUTION: A method includes: step 4 for receiving a wireless signal of an N-bit field including N bit cyclic redundancy check (CRC) added to N bit UE identification with 2 as a divisor and a rapid shared control channel, including the information showing at least one rapid downlink shared channel by user equipment (UE); step 5 for discriminating whether CRC is correct; and steps 6, 7 for processing a wireless signal of at least the one rapid downlink shared channel, related to the wireless signal when a standard including that CRC is correct is satisfied. COPYRIGHT: (C)2008,JPO&INPIT | ||||||
| 51 | How to optimize the size of the blocks of coded data, a method for iterative decoding of blocks of data, a device for iterative decoding blocks of coded data, coding / decoding system, apparatus for turbo equalization blocks of devices and data for encoding a block of data | JP2002064110 | 2002-03-08 | JP4097124B2 | 2008-06-11 | アノー・グェガン |
| 52 | Decoding and error correction method | JP2003550369 | 2002-11-29 | JP4074252B2 | 2008-04-09 | ユベルト デグワラ; ルワ パルリエ |
| 53 | Adaptation method of data block, the communication apparatus, and communication system | JP2001562849 | 2001-01-12 | JP3648482B2 | 2005-05-18 | ロービンガー アンドレアス; ラーフ ベルンハルト; ヴィートマン ラルフ |
| 54 | Method and system for the implied user equipment identification | JP2002589909 | 2002-05-08 | JP2004531137A | 2004-10-07 | イー．テリー スティーブン; ジー．ディック スティーブン; ボローチ ネーダー |
| データマスク（４１１）を生成するためのデータフィールド（４０２）に対してＵＥ ＩＤを選択的に修正してＵＥ ＩＤ値（４０８Ａ）を生成することを含むデータ関連ダウンリンクシグナリングの方法。 そこで、このデータマスク（４１１）は、ＣＲＣ発生器（４０４）により符号化されて生成され（４０４）、データフィールド（４０２）とともに送信されてＣＲＣ関連機能を実現する。 別の実施形態は、ＣＲＣ発生前にＵＥ識別で初期化することを開示している。 これは黙示的に、ＣＲＣ内にＵＥ ＩＤを含み、しかもオーバーヘッドとなるシグナリングが加わる必要はない。 | ||||||
| 55 | Combinational circuit, the encoding device to use the combination circuit, decoding device, and a semiconductor device | JP2001196027 | 2001-06-28 | JP3447053B2 | 2003-09-16 | 敏志 山根; 澄夫 森岡; 泰尚 片山 |
| 56 | Method for evaluating error-correcting code for data block of finite size | JP2002125331 | 2002-04-26 | JP2002353946A | 2002-12-06 | YEDIDIA JONATHAN S; BOUCHAUD JEAN-PHILIPPE M |
| PROBLEM TO BE SOLVED: To provide a method for evaluating an error-correcting code for a data block of a finite size. SOLUTION: The error-correcting code is defined by a parity check matrix in which columns represent variable bits and rows represent parity bit, and represented as a bipartite graph having two parts. Until the number of nodes in the bipartite graph becomes less than a prescribed threshold, a single node in the bipartite graph is repeatedly renormalized. During repeated renormalization, a specified variable node is selected as a target node and a distance between the target node and the other node in the bipartite graph is measured. Next, when there is at least one leaf variable node, a leaf variable node farthest from that target node is renormalized. Otherwise, a leaf check node farthest from the target node is renormalized or variable node, having the fewst directly connected check codes farthest from the target node is normalized. COPYRIGHT: (C)2003,JPO | ||||||
| 57 | Decoding apparatus and decoding method | JP2000086831 | 2000-03-27 | JP3352659B2 | 2002-12-03 | 浩之 千田; 俊彦 福岡 |
| 58 | In the selective call radio, a method of decrypting the jamming data block is received as a radio signal | JP2000552815 | 1999-04-28 | JP2002517950A | 2002-06-18 | スリム・スイッシ; トーマス・エー・セクストン; ハイ・シェ |
| (57)【要約】 無線受信機（３０４）およびプロセッサ（３０８）を含むSCR（選択的呼出無線機）（３００）は、無線信号として受信される挟み込みデータ・ブロックを解読するために用いられる。 プロセッサ（３０８）は、無線受信機に無線信号を復調させ（２０２）、挟み込みデータ・ブロックを含む被復調データ信号を生成し、なおかつ挟み込みデータ・ブロックの複数のコード・ワードにエラー修正アルゴリズムを適用させて（２０４）、修正可能な所定数以下のビット・エラーを有するコード・ワードを修正する。 プロセッサは、さらに、修正可能な所定数よりも多いビット・エラーを有する不正コード・ワードを検出し（２０６）、修正可能な所定数以下のビット・エラーを有する複数のコード・ワードのうち１つ以上のコード・ワードの少なくとも一部分と不正コード・ワードとを相関することによって、不正コード・ワードを修正する（２０８）。 | ||||||
| 59 | Method and device for decoding and processing message | JP16134798 | 1998-05-25 | JPH1117662A | 1999-01-22 | SCOTT A STEEL |
| PROBLEM TO BE SOLVED: To provide an improved method for detecting errors and decoding and processing messages by executing a function based on the data of a post- correction data part, corresponding to error detection and zero value detection. SOLUTION: An error detector 174 reads a CRC error mark word and judges whether or not the error is present inside a post-correction CAC information unit. In the case that the error is not in it, the post-correction CAC information unit is specified as a 'good' unit, sent to a layer 1 processor 166 and processed further. Thus, a layer 3 processor 170 of a microprocessor 132 processes the function, based on the data of the post-correction CAC information unit. Further, the error detector 174 judges whether or not the entire BCH syndrome corresponding to the post-correction CAC data part of practically important data is zero. Then, correction is executed only for the post-correction CAC data part judged as being provided with a non-zero BCH syndrome by the error detector 174. | ||||||
| 60 | Multi-rate serial Viterbi decoder for the code division multiple access system applied | JP50994995 | 1994-09-23 | JPH09503359A | 1997-03-31 | ウルフ、ジャック・キール; キンドレッド、ダニエル・レイ; ゼハビ、エフレイム; バトラー、ブライアン・ケー |
| (57)【要約】 コード分割多元接続（CDMA）移動通信システム（22）中のコードシンボルストリームとして畳込み符号化されたオリジナルビットデータストリームを復元するビタビ復号器（20）。 復号器（20）はある多重レートボコーダに関係するいくつかのデータレートで同時に復号化する。 復号器（20）は連続的またはフレーム処理されたパケットモードのいずれかにおける、知られていないデータレートで復号化することができる。 多重レートで同時に復号化し、復号化データパケットのそれぞれに対する１以上のデータ品質メトリックを生成することにより復号器はこれを達成する。 復号器（50）をシステムタイミングの制限から分離するために特別な入力および出力バッファ処理が設けられる。 低いフレームデータレートにおける、反復モードまたはランダムバーストモードに対して、コードシンボルデータをパケット順序に構成するために、入力バッファ（48）は選択および累積論理回路を含む。 いくつかの予め定められたデータ転送レートのそれぞれに対する復号化データパケットが、復号化サイクルの約半分に対して出力バッファに保持され、それによりシステムプロセッサが適切な復号化データパケットを検査し選択することが可能になる。 復号器（50）は、いくつかの予め定められた畳込み符号化アルゴリズムの任意の１つで動作するように再構成することもできる。 単一のモノリシック集積回路として構成されるビタビ復号器（20）は、多くの異なる多重ユーザ電気通信チャンネルの任意のものおよびすべてで使用することができる。 | ||||||
QQ群二维码
意见反馈
意见反馈