In the selective call radio, a method of decrypting the jamming data block is received as a radio signal

【発明の詳細な説明】

【０００１】

【産業上の利用分野】

本発明は、一般に選択的呼出無線機に関し、詳しくは、無線信号として受信される挟み込まれたデータ・ブロックを解読する選択的呼出無線機における方法に関する。

【０００２】

【従来の技術】

現在、データの挟み込みと組み合わせた多重レベル（別名ｍ次）FM送信は、選択的呼出メッセージを携帯選択的呼出無線機（SCR：selective call radio）に送信するための一般的な方法である。 選択的呼出メッセージをSCRに通信する多くの無線通信システムは、モトローラ社が開発したFlexファミリのプロトコルを利用する（Flexはモトローラ社の商標である）。 このプロトコルは、POCSAG（Po
st Office Code Standardization Advisory Group）などの従来一般的であったメッセージ通信プロトコルを実質的に改善したものである。 図１および図２は、
Flexプロトコルの動作を、その可能な表現の１つにより表す。

【０００３】 図１は、複数のコード・ワード、詳しくは３２個のコード・ワードからなるデータ・ブロック・フォーマットを示し、各コード・ワードが２１ビットのデータ情報と、１０個のエラー修正ビットと、１つのコード・ワード・チェック・ビットとを含む。 ２１ビットのデータは、たとえば個人的メッセージ，広告，ニュース・リポートなどのユーザ情報によって構成される。 エラー修正ビットは、（３
１，２１）ボース，チャウドゥーリ，ホッケンゲム（BCH: Bose, Chaudhuri, Ho
cquernghem）エンコーディング・フォーマットから導かれる。 このエラー修正アルゴリズムは当技術では周知であり、（３１，２１）BCHフォーマットのもとで所定の数のビット・エラー（２個以下のビット・エラー）を修正することができる。 エラー修正ビットを備えることに加えて、各コード・ワードには、１個のチェック・ビットも含まれる。 このビットは基本的にはコード・ワードの３２個すべてのビットに関して大まかなエラー検出を行う偶数または奇数のパリティ・ビットである。

【０００４】 SCRにおけるメッセージ受信の精度をさらに高めるために、Flexプロトコルは、挟み込み方式でコード・ワードのブロックを送信することを要求する。 これは、コード・ワード間にデータ・ビットを挟み込むことにより、バースト・エラー条件下で送信中にコード・ワード間にビット・エラーを分散することを助けるためである。 原則としては、送信は、コード・ワードのブロックの第１列から、ワード0aの第１ビットから始まり、次にワード0bの第１ビットと続く。 最後の列にあるワード7dの３２番目のビットが送信されると、コード・ワードのブロックの送信が終了する。 上記に説明した挟み込みフォーマットを用いると、６４のデータ・ビットの破壊を起こす１つの連続したバースト・エラーを、BCHアルゴリズムにより修正して、エラーをコード・ワードについて２ビット・エラーまでに抑えるようにすることができる。

【０００５】 送信は、１６０msの時間的期間内に終了する。 その結果、等価のシリアル・ビット送信速度は、図１に示されるように、３２ワードｘ３２ビット・データ・ブロックに関して、毎秒６４００ビット（bps）となる。 ４レベルFSK変調を用いると、４つの可能なデータ・シンボルのうち１つが一度にSCRに送信され、各シンボルには対応するコード・ワードの集合から２つの挟み込みデータ・ビットが含まれる。 その結果、有効シンボル速度は、毎秒３２００シンボル（sps）となる。

【０００６】 各コード・ワードには「ａ」，「ｂ」，「ｃ」または「ｄ」コード・ワードのいずれかが付されることが読者には認識頂けよう。 これらの識別子の各々は、SC
Rが割り当てられる特定の位相を表す。 図１に示されるコード・ワードのブロックから、位相「ａ」に割り当てられるSCRはワード0a，1a，2a，3a，...7a（合計８個のコード・ワード）を傍受することになる。 位相「ｂ」に割り当てられるSC
Rはワード0b〜7bを受信し、位相「ｃ」に割り当てられるSCRはワード0c〜7cを受信し、位相「ｄ」に割り当てられるSCRはワード0d〜7dを受信する。 各SCRが１つの位相に割り当てられるので、有効メッセージ速度は１６００bpsである。

【０００７】 上記の挟み込みフォーマットを維持するために、各シンボルは１対の挟み込みデータ・ビットから集められる。 詳しくは、位相「ａ」，「ｂ」からのビットが１つのシンボルとして合成され、位相「ｃ」，「ｄ」からのビットも１つのシンボルとして合成される。 図１に注目すると、送信開始時に、第１対の挟み込みデータ・ビット１０２（すなわちワード0a，0bからの第１データ・ビット）が第１
シンボルとして送信される。 送信される第２シンボルは、ワード0c，0dからの第１データ・ビットによって構成され、この順に続く。 ワード7c，7dからの３２番目のパリティ・ビットが送信されると、送信は終了する。 すぐに明らかになるが、このシンボル構築法は、位相「ａ」，「ｃ」に割り当てられるSCRの性能には好都合の影響を与え、位相「ｂ」，「ｄ」に割り当てられるSCRの性能には都合の悪い影響を与える。

【０００８】 図２は、４レベルFSK信号を復調するSCRの受信機部分の結果を示す。 FSK信号の各電圧レベルは、データ・シンボルを表し、これは、この例については、ほぼ周知の搬送波周波数（たとえば９００MHz）だけ外れる、対応の周波数偏差（たとえば＋４８００Hz，＋１６００Hz，−１６００Hzまたは−４８００Hz）により示される２つのデータ・ビットの情報（「００」，「０１」，「１１」または「
１０」）を表す。 ワード0aの第１ビットがシンボルの構築中にMSBとして利用されるとすると、位相「ａ」または「ｃ」に割り当てられるSCRはシンボルのMSBからメッセージを受信することになり、一方で位相「ｂ」，「ｃ」に割り当てられるSCRはシンボルのLSBからメッセージを受信することになる。

【０００９】 一般に、SCRは１組の電圧決定領域１０４〜１１６によりシンボル・レベルを決定する従来の弁別器を利用する。 たとえば、シンボル「１０」に関して、＋４
８００Hzの周波数偏差が、閾値１１４，１１６により定義される電圧領域内に検出される（それぞれ２Ｖと３Ｖ）。 このため、２Ｖより大きい電圧レベルは、当然、シンボル「１０」の検出を行う。 シンボル・レベル「１０」を伝える４レベルFSK信号に、検出される電圧レベルが３Ｖ超、たとえば３．２Ｖのノイズ外乱があると、シンボル・レベル「１０」が依然として検出されることになる。 しかし、シンボル・レベル「１０」を伝える４レベルFSK信号に、検出される電圧レベルが３Ｖ未満、たとえば１．７Ｖとなるようなノイズ外乱（たとえばフェーディング）があると、シンボル・レベル「１０」は、誤ってシンボル・レベル「１
１」として検出されることになる。

【００１０】 本来のシンボル「１０」ではなくシンボル「１１」を解読すると、LSB内のビット・エラーとなるが、MSB内のビット・エラーとはならない。 この例は、MSBではLSBよりもビット・エラーの確率が小さいことを示す。 これは、MSBがビット・
エラーの可能性がある決定領域が１つしかない（１１１または１１３）のに対して、LSBはビット・エラーの可能性がある決定領域を２つ有するためである。 その結果、MSBデータのRF感度性能は、一般的にLSBデータのRF感度性能よりも良くなる。

【００１１】 シンボルのMSBとLSBとの間の歪んだ性能の結果として、位相「ａ」，「ｃ」に割り当てられるSCRは、一般的に、位相「ｂ」，「ｃ」に割り当てられるSCRよりも不正メッセージを受信する頻度が小さくなる。 SCR間のこのような性能の偏りは、多重位相割当と共に多重レベル無線変調を利用するプロトコルには、一般的に当てはまる。 弱い位相割当が存在しないシステムにおいても、コード・ワードに適用可能なエラー修正アルゴリズムにより修正することのできるより多くのビット・エラーを有する被受信割り込みコード・ワードを修正する必要がある。

【００１２】 従って、SCRにおいて、従来技術で解説される上記の欠点を克服する方法が必要である。

【００１３】

【好適な実施例の説明】

本発明に関しては、モトローラ社が開発したFlexファミリのプロトコルが、SC
Rに選択的呼出メッセージを通信するための好適な方法となろう。 本発明の好適な実施例を説明するために、図１および図２に関して上記に説明されたのと同じ例を再び用いる。 上記例との違いは、必要に応じて注記する。 本発明に関してFl
exファミリのプロトコルのいずれもが好適であるが、本発明から離れずに多くの改変および変形が可能であることは当業者には明白であろう。 従って、これらすべての改変および変形は、本発明の精神と範囲内にあると見なすものとする。

【００１４】 本発明の説明を行うにあたり、図３ないし図７は、本発明により無線信号として受信される挟み込みデータ・ブロック解読の流れ図を示す。 流れ図は、SCR３
００（図９）のプログラミングされた命令を示す。 これについては、以下に説明する。

【００１５】 図３の流れ図は、段階２０２で始まる。 ここで、SCR３００は従来の無線通信システム（図示せず）により送信される無線信号を復調して、図１に示されるような（３１，２１）BCHエラー修正データを含む、たとえば３２個のコード・ワードによって構成される挟み込みデータ・ブロックを伝える被復調データ信号を生成する。 段階２０３において、SCR３００は各シンボルを解読し、コード・ワードの挟み込みを解除することにより被復調データ信号を処理して、図１に示されるフォーマットに適合させる。 SCR３００は、次に段階２０４に進み、ここで３２個のコード・ワードの各々にBCHアルゴリズムを適用し、２以下のビット・
エラーを有するコード・ワードを修正する。 段階２０６において、SCR３００は、２超のビット・エラーを有する少なくとも１つの不正コード・ワードの存在をチェックする。 ２超のビット・エラーを有する少なくとも１つの不正コード・ワードが検出されると、SCR３００は段階２０８に進み、２以下のビット・エラーを有する３２のコード・ワードのうち１つ以上のコード・ワード（すなわち修正可能なコード・ワード）の少なくとも一部分と不正コード・ワードとを相関させることによって、それを修正する。

【００１６】 図４ないし図７は、それぞれに、またまとめて、段階２０８の複数の実施例を表す。 図４の実施例に関しては、無線信号は、各々が対応する複数のコード・ワードから選択される数のデータ・ビットを含む複数のデータ・シンボルによって構成される多重レベル無線信号と見なされる。 図２に示す４レベルFSK信号を用いて、この実施例の動作を説明する。 しかし、より高レベルの無線信号（たとえば１６レベルFSKまたは１６レベルQAM（quadrature amplitude modulation：直角位相振幅変調））を本発明で利用してもよいことが、当業者には認識頂けよう。

【００１７】 説明のために４レベルのFSK信号に焦点を当てると、SCR３００は段階２１０から始まり、少なくとも１つの不正コード・ワードと同じデータ・シンボルを共有する図１の３２のコード・ワードから少なくとも１つのコード・ワードを識別する。 たとえば、図１のワード0aが修正不能な不正コード・ワード（すなわち＞２
ビット・エラー）を表すとすると、段階２１０でワード0bをワード0aと同じデータ・シンボルを共有するコード・ワードとして識別する。 読者は、４レベルのFl
exメッセージ通信においては、挟み込みのプロセスによりシンボルが構築され、
その結果、ワード0a，0bの第１ビットが後続ビットと同じシンボルに含まれることになるのを思い出されよう。 多重レベル無線信号が１６レベルのFSK信号であった場合は、ワード0a〜0dのデータ・ビットが同じシンボルを共有することになる。

【００１８】 バースト・エラーは図１に示すデータ・ブロックの１つ以上の列に集中する傾向があるので、シンボル（または列）内のビット・エラー間の相関はきわめて高くなる。 シンボル間の高い相関を、２超ビット・エラーを有するコード・ワードを修正する方法として利用する。 このことが、SCR３００が段階２１０で、同じシンボルを共有する１つ以上のコード・ワードを識別するようプログラミングされる理由を説明する。 SCR３００が不正コード・ワードと同じシンボルを共有する少なくとも１つのコード・ワードを識別すると、SCR３００は段階２１２に進み、少なくとも１つのコード・ワードから、少なくとも１つの被修正データ・ビットを決定する。

【００１９】 ワード0aが２超ビット・エラーを有する不正コード・ワードである場合の例に戻ると、SCR３００は、ワード0b（ワード0aと同じシンボルを共有するコード・
ワード）を識別し、それが修正可能であるか否か（すなわち２以下のビット・エラーであるか）を判断する。 修正可能な場合は、SCR３００はどのビットが修正されたかを分類する。 この判断を行うにあたり、SCR３００は段階２１４に進んで、ワード0a内の対応データ・ビットを、ワード0bの被修正ビットと置き換える。 不正コード・ワードのビットが置き換えられると、SCR３００は段階２１６において、BCHアルゴリズムを再び適用してワード0aを修正する。 ワード0aと0bとの間の相関が高いために、ワード0aを修正する確率は高くなる。

【００２０】 ワード0aを修正する確率が高いにも関わらず、ワード0aが段階２１４で行われる変更によっても修復不能であるという可能性は残る。 図４のみの実施例では不正コード・ワードが修正できない場合に、SCR３００は、段階２１７から図５ないし図７の流れ図に示される３つの実施例のいずれかに進むようにプログラミングすることができる。 図５の流れ図から始めると、SCR３００は段階２１８に進み、３２のコード・ワードから、ビット・エラーの数に基づいて弱いデータ・ビット位置を決定する。

【００２１】 図８は、本発明による挟み込みデータ・ブロック内のビット・エラーの相関を、例として示す。 図８においては、「ｘ」（ボールド体の）は、挟み込み解除プロセスが終了した後でコード・ワード内に受信されるエラーを表す。 この例では、第２のデータ・ビット位置（または列）が最も大きな数のビット・エラーを有することは明らかである。 これは、大きなバースト・エラーを示す。 このバースト・エラーは、きわめて広範囲に渡るので、ワード0aの第１ビット位置も不正となる。 ワード7b〜dの第２ビット位置にも小さなバースト・エラーが存在し、ワード0a，0bの第３ビット位置まで広がる。 その結果、ワード0aは、３ビット・エラーを、ワード0bは２ビット・エラーを、ワード0c〜7aは１ビット・エラーを、
またワード7b〜7dは２ビット・エラーを有することになる。 そのために、ワード
0aが、BCHアルゴリズムでは修正することのできない２超ビット・エラーを有する唯一のコード・ワードとなる。 もちろん、平均的に現実的に考えると、ある列内のすべてのビットが不正となる確率は低いが、図８の例は、最悪の場合の本発明の動作を示す。

【００２２】 段階２１８により、SCR３００はデータ・ビット位置２（または列２）を、それに含まれる大きな数のビット・エラーに基づいて弱いデータ・ビット位置と識別し、引き続き、それぞれデータ・ビット位置３，４を識別する。 段階２１８において可変する程度に識別されるビット値は、弱いビット列を表す。 すなわち、
信頼性が可変すると識別されるビット列は、SCR３００により検出されるビット値の統合性において同一水準となる。 明らかに、データ・ビット位置２は、信頼性レベルが最も低く、データ・ビット位置３がそれに続く。 しかし、エラーのほとんどない（わずか２ビット）のデータ・ビット位置４は、かなり高い信頼性レベルを有する列として識別される。

【００２３】 どのビット列が弱いビット列であるかの識別は、列内に検出されるビット・エラー数のみならず、これらのビット・エラーの位置にも依存する。 たとえば、本来は修正することのできないコード・ワードに近く配置される列内のビット・エラーを、修正不能なコード・ワードの弱いビット列を識別する高い相関値を有するものと見なすことがある。 同様に、修正不能なコード・ワードから離れたビット・エラー位置を、低い相関値を有するものと見なすことがある。 従って、修正不能なコード・ワードの弱いビット列を識別するには役立たない。

【００２４】 これを考慮に入れて、段階２２０の実行例からいくつかの可能性の１つが出て来る。 ある場合には、SCR３００がデータ・ビット位置２のみを弱いビット位置と識別し、ワード0aのデータ・ビット位置２の当初のビット値を反転する。 あるいは、SCR３００は、データ・ビット位置３のみを弱いビット位置として識別し、ワード0aのデータ・ビット位置３の当初のビット値を反転する。 最後に、SCR
３００は、データ・ビット位置２，３を弱いビット位置として識別し、ワード0a
のデータ・ビット位置２，３の当初のビット値を反転する。 データ・ビット位置４は高い信頼性レベルを有するので、この位置におけるワード0aのデータ・ビットは変更しないで残すことができる。 データ・ビット位置２は最も大きな数のビット・エラーを有するので、この位置のワード0aのビットを反転すると、引き続いてワード0aを修正するという試みにおいて有利な結果が得られる可能性が高い。

【００２５】 段階２２０のSCR３００が、最も弱いビット列（すなわちビット位置２）のみを選択するようプログラミングされているとすると、SCR３００は、段階２２２
に進み、そこでBCHアルゴリズムを、段階２２０で変更されるワード0aに適用する。 この段階でワード0aが修正できない場合は、上記に識別される他の代替例のいずれかを検証することができる。 詳しくは、データ・ビット位置２，３が弱いビット位置であると識別される状況では、SCR３００に対して、BCHアルゴリズムがワード0aが修正されたと検出するまで、これら２つのビット位置の可能なすべての並べ替えを試すように命令することができる。

【００２６】 この選択肢のもとでは、BCHアルゴリズムが修正されたと考えられるコード・
ワードを生成することが可能であり、実際にはこれは当初のコード・ワードとは異なるコード・ワードとなる。 この可能性はあるが、上記の実施例を適用すると、概して、送信された当初のコード・ワードと実際に等しい被修正コードが生成されることになる。 ２回以上適用することで修正可能なコード・ワードが生成される場合は、SCR３００には、当初受信される不正コード・ワードに対してハミング距離の最も低い（すなわち最良一致）コード・ワードを決定するよう命令することができる。 いずれの場合にも、これらの方法は、その中に含まれるエラー修正アルゴリズムが修正できるよりも多くのビット・エラーを伴って受信されるコード・ワードを修正することのできなかった従来技術によるSCRに比べて、実質的な改善となる。

【００２７】 図６の実施例は、図５に示される実施例と類似するが、それとは区別される。
この実施例においては、段階２１８，２３０は同じである。 しかし、段階２３２
が段階２２０〜２２２とは異なる。 原則としては、段階２３２は異なる誤差修正アルゴリズムを適用する。 このアルゴリズムは、不正コード・ワードの修正中に段階２３０により識別される少なくとも１つの弱いデータ・ビット位置を無視するよう命令される。 この例に関しては、これは、ワード0aのデータ・ビット位置２および／または３を無視することを意味する。 実際には、段階２３２のエラー修正アルゴリズムが実行することは、すべての可能なコード・ワード（この例では２ ²¹個のコード・ワードのコード・ブック）全体で、データ・ビット位置２および／または３を無視するワード0aに最も近く一致するコード・ワードを求めてアルゴリズム的に検索することである。 正確な一致または実質的一致は、ワード
0aとコード・ブックのコード・ワードとの間のハミング距離（すなわちビット差の数）を測定することによって決定される。 このときデータ・ビット位置２および／または３が無視される。 正確一致または実質的一致が検出されると、一致するコード・ワードのデータ・ビット位置２および／または３のビット値を用いてワード0aを修正する。

【００２８】 図７は、少なくとも１つの不正コード・ワードを修正するさらに別の実施例を示す。 段階２４０は、図５および図６の段階２１８，２３０についてそれぞれ説明されたのと同じである。 段階２４２において、SCR３００は、少なくとも１つの弱いデータ・ビット位置において、少なくとも１つの不正コード・ワードの対応データ・ビットを第１論理値と置き換えるよう命令される。 この値は、「０」
または「１」の論理値とすることができる。 「０」の論理値が選定されるとすると、SCR３００は次に段階２４４に進み、そこでエラー修正アルゴリズムを適用し、それによって第１修正結果を生成する。 図８に示される例に基づき、段階２
４０〜２４４は、ワード0aのビット位置２および／または３を弱いデータ・ビット位置として識別し、これらのビット位置の当初のビットを「０」の論理値と置き換え、BCHアルゴリズムを適用することを表す。 BCHアルゴリズムが適用されると、第１修正結果は、ワード0aが修正可能であったか否かを分類する。

【００２９】 ワード0aが修正可能であろうとなかろうと、SCR３００は段階２４６に進み、
そこで少なくとも１つの弱いデータ・ビット位置にある当初のビット値を第１論理値の補数と置き換える。 次にSCR３００は、段階２４８において、エラー修正アルゴリズムを適用する。 図８の例にこれらの段階を適用することは、この場合も、ワード0aのビット位置２および／または３を弱いデータ・ビット位置として識別し、これらのビット位置の当初ビットを「１」の論理値（すなわち第１論理値の補数）と置き換え、BCHアルゴリズムを適用することを表す。 BCHアルゴリズムが適用されると、第２修正結果は、ワード0aが修正可能であったか否かを分類する。

【００３０】 最後に、SCR３００は段階２５０に進み、そこで第１修正結果と第２修正結果とを比較して、ワード0aの適切な修正値を決定する。 段階２４４では修正可能なコード・ワードが生成されたが段階２４８では生成されなかった（あるいはその逆の）場合は、SCR３００は、ワード0aが段階２４４で修正されたと結論づける。 しかし、段階２４４，２４８の両方がワード0aの修正可能なバージョンを生成する場合は、SCR３００は各段階から各々の被修正コード・ワードを当初受信されたワード0aと比較する。 当初受信されたワード0aに最も近く合致する（すなわちハミング距離の最も小さい）ワード0aの被修正バージョンが、適切に修正されたコード・ワードとして選択される。 今説明した実施例によって、（２１，３１
）BCHフォーマットのもとで、図１および図８に示されるデータ・ブロックに関してコード・ワードあたり最大５データ・ビットまでの修正が可能になる。

【００３１】 従来のエラー修正アルゴリズムを用いて、図６の実施例に関して上記に説明した検索アルゴリズムを実行することもできることは、当業者には言うまでもなかろう。 また、上記図５ないし図７の実施例は、４レベルFSK信号において挟み込みデータとして受信されるコード・ワードの修正に焦点を置くが、これらの実施例は、２レベル（別名バイナリ）無線信号（たとえば２レベルFSK，２レベルQAM
など）として受信される挟み込みデータにも適用可能であることも、当業者には明白であろう。 最後に、図４の段階２１７からの図５ないし図７の流れ図の代わりに、図５ないし図７それぞれに示される実施例も、図３の段階２０８を実行する方法として単独で活用できることは言うまでもない。

【００３２】 以上明らかにされたように、図３ないし図７の上記の実施例は、これらの実施例がエラー修正アルゴリズムのみでは修正することのできなかった不正コード・
ワードを修正しようとするいくつかの方法を提供するので、従来技術によるシステムよりも有利である。 原則的には、上記実施例は、挟み込みデータ・ストリーム内に起こるビット・エラーは、一般に、それらの間に高度な相関を有すること、特にサイマルキャストまたはフェーディング・チャネルにおいて有するという周知の事実を利用する。 この特性を利用することによって、位相「ｂ」または「
ｄ」に割り当てられるSCR３００のRF感度が低いことが実質的に改善される。 また、図５ないし図７の流れ図に関して説明される実施例を、エラー修正アルゴリズムで修正できるより多いビット・エラーを有する被受信挟み込みコード・ワードを（通信プロトコル内に弱い位相があるか否かに関わらず）修正するために利用することができる。 これらの実施例は、データ・ブロックの列内のビット・エラーの相関を利用して、データ・ブロックの弱いビット列を識別する。 図５ないし図７の流れ図は、２レベル（バイナリ）変調を含む任意の種類の多重レベル無線信号にも適用可能である。

【００３３】 図９は、本発明により図３ないし図７に説明される方法のうちいずれかの方法を用いるSCR３００の電気ブロック図である。 SCR３００は、たとえば無線通信システム（図示せず）からRF信号を傍受するアンテナ３０２によって構成される。
アンテナ３０２は、従来の復調法を採用して、無線通信システムにより送信される通信信号を受信する無線受信機３０４に結合される。 無線受信機３０４に受信される無線信号は、被復調情報を生成し、これが被受信メッセージを処理するプロセッサ３０８に結合される。 プロセッサ３０８に結合される従来の電源スイッチ３０６は、無線受信機３０４に対する電源を制御するために用いられ、これによりバッテリ節約機能を提供する。 また、言うまでもなく、SCR３００は無線通信システムと双方向通信を行う能力を提供する無線送信機（図示せず）も具備する。

【００３４】 SCR３００の必要な機能を実行するために、プロセッサ３０８は、マイクロプロセッサ３１２と、ランダム・アクセス・メモリ（RAM），読取専用メモリ（ROM
および電気的消去書き込み可能読取専用メモリ（EEPROM）を備えるメモリ３１０
とを有する。 プロセッサ３０８は、ROMにより、無線通信システムが送信する着信メッセージを処理するようプログラミングされる。 プロセッサ３０８は、被受信メッセージの復調されたデータ内のアドレスを解読し、解読したアドレスをEE
PROMに格納される１つ以上のアドレスと比較し、一致が検出されるとメッセージの残りの部分の処理に進む。

【００３５】 プロセッサ３０８がメッセージを処理すると、メッセージをRAMに格納し、呼出警告信号を発して、メッセージが受信されたことをユーザに知らせる。 呼出警告信号は、可聴または触覚呼出警告信号を生成する従来の可聴または触覚警告装置３１６に送られる。 メッセージは、ロック，ロック解除，削除，読み込みなどの機能を持つユーザ制御部３１４を通じてユーザにより処理される。 さらに詳しくは、ユーザ制御部３１４が提供する適切な機能を用いることによって、メッセージはRAMから回復され、ディスプレイ３１８、たとえば従来の液晶ディスプレイ（LCD: liquid crystal display）を介してユーザに伝えられる。 あるいは、
ディスプレイ３１８は、音声メッセージを伝えるオーディオ回路（図示せず）を伴うこともできることは、言うまでもない。

【００３６】 本発明を好適な実施例に関して説明したが、本発明から逸脱せずに多くの改変および変形が可能であることは、当業者には明白であろう。 従って、これらすべての改変および変形は、添付の請求項に定義される本発明の精神および範囲内にあるものと見なすものである。

【図面の簡単な説明】

本発明は、添付の請求項に詳細に明記される。 しかし、本発明のその他の特徴は、以下の詳細な説明と添付の図面とを共に参照することによって、さらに明確になり、良く理解頂けよう。

【図１】 SCR（選択的呼出無線機）にメッセージを送信する、従来技術によるデータ・ブロック・フォーマットである。

【図２】 従来技術による４レベルFSK信号の復調の結果を図示する。

【図３】 本発明により無線信号として受信される挟み込みデータ・ブロックを解読する流れ図である。

【図４】 本発明により無線信号として受信される挟み込みデータ・ブロックを解読する流れ図である。

【図５】 本発明により無線信号として受信される挟み込みデータ・ブロックを解読する流れ図である。

【図６】 本発明により無線信号として受信される挟み込みデータ・ブロックを解読する流れ図である。

【図７】 本発明により無線信号として受信される挟み込みデータ・ブロックを解読する流れ図である。

【図８】 本発明による挟み込みデータ・ブロック内のビット・エラーの相関を示す。

【図９】 本発明により、図３ないし図７に説明される方法のいずれか１つを用いるSCRの電気ブロック図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハイ・シェ アメリカ合衆国 テキサス州 76137 フ ォート・ワース オーランド・パーク・サ ークル7813 (72)発明者 トーマス・エー・セクストン アメリカ合衆国 テキサス州 76137 フ ォート・ワース ウインド・ケイブ・コー ト8409 Ｆターム(参考） 5K004 AA03 DC05 DF00 5K067 AA33 BB21 DD51 EE02 HH25