[0001] 政府权利
[0002] 本
发明是在DARPA授予的协议书第HR0011-11-9-0009号下由政府支持而进行。政府对本发明拥有特定权利。
技术领域
[0003] 本文中描述的结构及方法
实施例涉及在集成
电路衬底上形成光子装置，其中在光子装置与衬底材料之间具有足够的光学隔离以减小其间的渐消型耦合。
背景技术
[0004] 将光子装置与
电子装置集成在同一
半导体衬底上是当前趋势。绝缘体上
硅(SOI)衬底可用作用于此类集成的
支撑衬底。当形成例如光学
波导的光子装置时，在波导的芯周围提供包层以限制沿着波导传播的光波。芯材料的折射率大于包层的折射率。如果将硅用作波导的芯材料(其具有约3.47的折射率)，那么波导包层可由具有较低折射率的材料形成。例如，具有约1.54的折射率的
二氧化硅常常用作波导包层。
[0005] 当将
绝缘体上硅衬底用作支撑衬底时，波导芯下方的包层材料可为SOI衬底的埋藏氧化物(BOX)绝缘体，其通常又可为
二氧化硅，且波导芯可由BOX绝缘体上方的硅形成。BOX包层用来防止因从硅波导芯到SOI结构的支撑硅衬底的渐消型耦合而发生的光学
信号泄漏。然而，为了防止此类渐消型耦合，波导芯下方的BOX包层材料必须相对厚，例如，大于
1.0μm且常常为2.0μm到3.0μm厚。当BOX包层材料厚时，其抑制热流动到下伏硅，因此减弱其作为
散热器的有效性，尤其是对于可形成于同一衬底上的CMOS电路来说。此外，当例如高速
逻辑电路的某些电子装置作为光子装置而集成在同一SOI衬底上时，SOI衬底的BOX必须相对薄，通常具有在100nm到200nm的范围内的厚度。在提供用于电子装置的良好衬底的同时，此类薄BOX绝缘体SOI不足以防止硅波导芯到SOI衬底的下伏支撑硅的渐消型耦合，这造成不理想的光学信号损失。此外，SOI衬底相对昂贵且有时具有有限利用度。
[0006] 因此，还已使用非SOI衬底以将电子装置与光子装置集成在同一衬底上。第7,920,770号美国
专利中描述一种可用以防止光学装置到下伏非SOI衬底的渐消型耦合的技术。在此专利中，在制造好的光学装置下方的衬底中蚀刻深隔离沟槽。所描述的蚀刻在光学装置下方提供以大致弯曲形状而形成的沟槽。如所提到，用于光子装置(例如波导芯)的下伏包层材料必须为至少1μm厚，且优选地为2.0μm到3.0μm厚。包层材料还应在横向地经过光子装置的每一侧边缘的那个深度处延伸达至少1μm。然而，为了满足包层深度准则，弯曲沟槽将要求经过光子装置的侧边缘的横向延伸大于1μm。弯曲沟槽超出光子装置的侧边缘的横向延伸越大，则必须被提供用于形成光子装置的衬底基
板面越大。′770专利还揭示在衬底上方提供额外光学装置制造材料以用于形成光学装置。
[0007] 所需要的是一种适合于形成CMOS及光子装置两者的提供大致矩形形状的下部包层的非SOI衬底，以及一种形成光子装置及下伏包层的简化方法。还期望一种不要求在非SOI衬底上方存在额外光学装置制造材料的衬底结构。
附图说明
[0008] 图1以截面说明制造于衬底上方的光子装置的一个实施例；
[0009] 图2以截面说明制造于衬底上方的光子装置的另一实施例；
[0010] 图3A到3O以截面说明可用以形成图1的实施例的处理序列；
[0011] 图4A及4A-1说明图1的实施例的一部分的截面及平面图；
[0012] 图4B及4B-1说明图1的实施例的另一部分的截面及平面图；
[0013] 图5A到5F以截面说明可用以形成图2的实施例的处理序列；及，
[0014] 图6说明根据图1的实施例的衬底的截面，所述衬底具有制造于其上的电子装置及光子装置两者；及
[0015] 图7说明根据图2的实施例的衬底的截面，所述衬底具有制造于其上的电子装置及光子装置两者。
具体实施方式
[0016] 本文中描述的实施例提供一种光子装置(例如，具有由半导体衬底材料形成的芯的波导)，及提供在衬底材料的腔中的关联下部包层材料。腔位于光子装置下方。本文中还描述一种形成光子装置及下伏包层的方法的实施例。
[0017] 本文中描述的实施例还提供一种在半导体衬底上方的光子装置(例如，波导)，其中大致矩形形状的下部包层形成于所述衬底中。
[0018] 本文中描述的各种实施例提供一种适合于CMOS与光子装置集成的非SOI衬底。
[0019] 图1描绘本发明的一个结构实施例，其中半导体衬底101的一部分具有用作用于光子装置的下部包层的氧化物(例如，二氧化硅)填充腔125。图1所展示的光子装置为具有作为其元件的波导芯129的波导。氧化物填充腔125具有大致矩形形状的截面。光子装置进一步包含呈形成于侧上及波导芯129上方的氧化物135(例如，二氧化硅)的形式的上部包层。形成于波导芯129上方的氧化物135可为被形成为CMOS与光子电路互连
金属化物的部分的层间
电介质(ILD)结构的部分，如下文详细地所描述。
[0020] 波导芯129是由衬底101的凸缘部分131(图3K)形成，凸缘部分131是在蚀刻衬底101以针对氧化物填充腔125产生大致矩形形状期间产生。由于波导芯129是由其中形成氧化物填充腔125的同一半导体材料形成，故不需要额外处理步骤以在衬底101上方形成额外光子装置制造层。
[0021] 图2描绘其中还制造衬底201以产生大致矩形形状的氧化物填充腔225的另一实施例。氧化物填充腔225用作用于包含波导芯229的波导的下部包层，波导芯229提供在用作衬底201的保护层的氧化物材料203(例如，二氧化硅)上方。由形成于波导芯229上方的氧化物235(例如，二氧化硅)提供侧上及波导芯229上方的上部包层，氧化物235可为被形成为CMOS与光子电路互连金属化物的部分的层间电介质(ILD)结构的部分。不同于图1的实施例，图2的实施例具有由提供在氧化物层225上方及氧化物间隔
片层203上方的光子制造层形成的波导芯229。
[0022] 图3A到3O展示用于从半导体衬底101开始而形成图1的结构的处理序列。衬底材料可为
单晶硅半导体材料。然而，可搭配适合于CMOS及光子装置制造的其它衬底材料(例如，
多晶硅、
碳化硅，及硅锗等等)而使用处理序列。图3A到3O所说明的处理序列可在处理衬底101之前、之后或期间执行以在同一衬底101的另一部分上形成CMOS装置。
[0023] 图3A展示半导体衬底101的具有作为工艺的开始点的上部表面104的部分。如图3B所展示，将保护材料103的层形成于衬底101的顶部表面上。保护材料可为生长或沉积在衬底101的顶部表面上的氧化物(例如，二氧化硅(SiO2))，且保护衬底101免受后续处理步骤的影响。接着将硬掩模材料105(例如，氮化硅(Si3N4))沉积在保护材料103上。
[0024] 如图3C所展示，紧接着在硬掩模材料105上方形成
图案化光致抗蚀剂材料107，图案在光致抗蚀剂材料107中界定开口109。
[0025] 如图3D所展示，使用开口109以蚀刻穿过硬掩模材料105、穿过保护材料103且到达衬底101中，从而在衬底101的上部表面104中形成衬底沟槽111。用以形成沟槽111且蚀刻穿过保护层103及硬掩模105的蚀刻可为
各向异性干式蚀刻。接着移除光致抗蚀剂材料107。
[0026] 图3E说明在沟槽111的侧处及在开口109处的保护材料103及硬掩模材料105的侧处形成保护
衬垫113。保护衬垫113可由可通过沉积而施加的氧化物(例如，SiO2)形成。由于待保护用于后续处理的区域是在衬底沟槽111的
侧壁处，故保护衬垫113可生长在沟槽111的侧壁及底部上，而非通过沉积而施加。在任一情况下，且如图3F所展示，通过各向异性湿式或干式蚀刻而移除沟槽111中的保护衬垫113的底部，从而在沟槽111的侧上留下保护衬垫113。如果保护衬垫113是通过沉积而施加，那么保护衬垫113也留在保护材料103及硬掩模材料105中的开口109的侧上。衬底沟槽111的深度(其还确定保护衬垫113沿着沟槽111的侧的长度1(图3F))是基于用以形成下文所描述的光子装置元件的衬底101的随后产生的凸缘部分131(图3J)的所要厚度而选择。例如，如果光子装置元件(例如，波导芯129)的所要厚度具有在约30nm到约1μm的范围内的值，那么沟槽111的深度及保护衬垫103沿着沟槽111的侧的结果长度1将同样地具有在约30nm到约1μm的对应范围内的相同值。
[0027] 在形成保护衬垫113之后，且如图3G所展示，穿过开口109及沟槽111起始衬底101的各向同性湿式蚀刻，其开始在衬底101中形成腔117。蚀刻剂将蚀刻硅衬底101，但不蚀刻保护衬垫113或保护材料103。为了帮助最小化由光子装置及其关联下伏包层占据的衬底101区域，期望大致矩形蚀刻腔。第7,628,932号及第8,159,050号美国专利中描述其中可实现硅衬底的大致矩形腔蚀刻的方式，及用于此目的的适当蚀刻剂，所述专利的全文以引用方式并入本文中。
[0028] 在湿式蚀刻之前，首先在沟槽111内执行硅蚀刻以敞开衬底101的所要硅平面。可基于所要腔形状、衬底101的所要凸缘部分131(图3J)的形状及衬底的晶体定向而选择湿式蚀刻剂。如果使用<100>硅，那么湿式蚀刻剂可为氢氧化物，例如NH4OH或四甲基铵氢氧化物(TMAH)，但NH4OH将比TMAH更快地形成成形腔。衬底101的蚀刻速率将与硅平面的方向不一致。图3G说明蚀刻的开始，其中开始形成大致六边形形状的腔。进一步蚀刻产生大致菱形形状的腔119，如图3H所展示。更进一步蚀刻产生图3I中的横向狭长大致六边形形状的腔121。为了将图3I的腔成形为大致矩形形状，可使用不同蚀刻剂以产生用于腔121的方
角。因此，可使用具有体积比为约4∶2∶3的NH4F∶QEII∶H2O2的缓冲氟化物
蚀刻溶液以进一步各向同性地蚀刻图3I的腔121以形成更方的腔角且产生图3J所展示的大致矩形形状的腔123。QEII为可从奥林微电子材料(Olin Microelectronics Materials)(纽瓦克，康涅狄格(Newalk，Connecticut))购得的商用蚀刻溶液。大致矩形形状的腔123在腔123上方产生衬底材料的凸缘部分131。
[0029] 在用以建立图3J所展示的大致矩形截面形状的腔123的湿式蚀刻之后，通过干式蚀刻或化学机械
抛光而移除保护材料103及硬掩模材料105以暴露衬底101的上部表面104。接着清洗衬底101而使衬底101留下如图3K所展示的大致矩形腔123、凸缘部分131，及保护衬垫113的部分。
[0030] 如图3L所展示，紧接着用氧化物材料125(例如，二氧化硅)填充腔123。氧化物材料125将用作用于随后形成的光子装置的下部包层，且可通过沉积、
旋涂或热生长而形成。
[0031] 图3M展示在衬底101的凸缘部分131上方形成图案化光致抗蚀剂材料127。光致抗蚀剂材料用作用于衬底101及凸缘部分131的
各向异性蚀刻的掩模，其在氧化物125的上部表面处终止，从而提供呈波导芯129的形式的光子装置元件(图3N)。波导芯129经支撑在氧化物材料125的上部表面上，氧化物材料125的上部表面提供用于波导芯129的下部包层。如图3O所展示，紧接着在侧上及硅波导芯129上方形成呈氧化物135(例如，二氧化硅)的形式的上部包层材料，从而形成图1所展示的已完成的光子波导。
[0032] 尽管结合图3L而将氧化物材料125描述为在形成波导芯装置129之前形成于大致矩形腔123中，但还有可能在形成波导芯129之后在腔123中形成氧化物材料125。
[0033] 图4A及4A-1描绘图1的结构的一部分的相应平面及截面(沿着线A-1、A-1)图。图4A的平面图以虚线展示氧化物135下方的结构。截面图图4A-1是通过沟槽111在衬底101中的
位置而取得，通过沟槽111发生大致矩形腔123的蚀刻。图4A-1的截面中说明氧化物125及135两者，且图4A的平面图中还由虚线说明氧化物125。如图4A所展示，形成多个沟槽111，其在线性方向上沿着衬底101隔开，因此针对线性延伸波导芯129提供线性延伸下伏包层氧化物125。
[0034] 图4B及4B-1描绘图1的结构的另一部分的相应平面及截面(沿着线B-1、B-1)图。图4B的平面图以虚线展示氧化物135下方的结构。截面图是通过线性延伸波导芯129而取得，且展示由图4B-1的截面中的包层氧化物125、135环绕的波导芯129，且图4B的平面图中由虚线展示线性延伸氧化物125及波导芯129。上部包层氧化物135可为用于以下文连同图6所描述的方式支撑用于CMOS与光子装置连接的金属化图案的层间电介质(ILD)结构的部分。
[0035] 图1的实施例提供一种呈具有由衬底材料形成的芯129的波导的形式的光学装置。波导具有形成于衬底的大致矩形腔(如在截面中所观看)中的下部包层，且提供容易制造的结构，同时减小其形成所需要的衬底101
基板面的量(与弯曲腔相比较)。
[0036] 图5A到5E以截面描绘可用以形成图2的实施例的处理序列。
[0037] 图5A说明可属于与衬底101相同的材料(作为一个实例，单晶硅)的半导体衬底201。
[0038] 图5B说明在衬底201上方形成保护氧化物材料203(例如，二氧化硅)。氧化物材料203可通过沉积或旋涂而生长或形成。光子装置制造材料213是(例如)通过沉积而形成于氧化物材料203上方。光子装置制造材料213可为单晶硅、多晶硅、非晶硅，或适合于形成光子装置的其它材料，例如Si3N4、SixNy、SiOxNy、SiC、SixGey、GaAs、AlGaAs、InGaAs，或InP，其中x及y为正整数(例如，1、2等等)。材料213经选择使得其折射率高于稍后形成的周围包层材料的折射率。图5B还说明提供在光子装置制造材料213上方的图案化光致抗蚀剂227。
[0039] 图5C说明在使用湿式或干式各向异性蚀刻且使用光致抗蚀剂227作为掩模来蚀刻光子装置制造材料213之后且在移除光致抗蚀剂227之后的图5B的结构。由光子装置制造材料213形成的光子装置元件(例如，波导芯229)余留在氧化物材料203上方。
[0040] 紧接着，如图5D所展示，使用图案化光致抗蚀剂(未展示)将开口209蚀刻到氧化物材料203中。开口209部分地延伸到衬底201中，从而在衬底201中形成沟槽211。此后，使用上文关于图3G到3K所描述的技术及蚀刻材料来进一步蚀刻衬底201以在衬底中形成横向地延伸经过波导芯229的侧边缘的大致矩形腔223。蚀刻剂将蚀刻硅衬底201，但不蚀刻保护材料203。接着，用通过生长、沉积或旋涂而形成的氧化物225(例如，二氧化硅)填充腔223及开口
209，如图5E所展示。如图5F所展示，氧化物235(例如，二氧化硅)形成于波导芯229上方，使得氧化物下部及上部包层225、235完全地环绕波导芯229。氧化物235可被单独地形成，或可为用于以下文连同图7所描述的方式支撑用于CMOS与光子装置连接的金属化图案的层间电介质(ILD)的部分。
[0041] 图6展示形成于衬底101上的图1的实施例，衬底101具有形成于衬底101的一个部分上的CMOS电路及形成于另一部分上的光子装置(例如，波导)。图6还展示上部包层氧化物135可被形成为支撑一或多个金属化层141的层间电介质(ILD)结构的部分。CMOS电路是由MOSFET晶体管151示范，且由
浅沟槽隔离结构161隔离，MOSFET晶体管151具有其中侧壁间隔片163形成于栅极氧化物155上方的栅极153且具有源极157及漏极区域159。CMOS装置(例如，晶体管151)可在形成波导芯129及关联氧化物填充腔125之前、之后或期间形成于衬底
101上。
[0042] 图7展示形成于衬底201上的图2的实施例，衬底201具有形成于衬底201的一个部分上的CMOS电路及形成于另一部分上的光子装置(例如，波导)。图7还展示上部包层氧化物135可被形成为支撑一或多个金属化层141的层间电介质(ILD)结构的部分。CMOS电路是由MOSFET晶体管151示范，且由浅沟槽隔离结构161隔离，MOSFET晶体管151具有其中侧壁间隔片163形成于栅极氧化物155上方的栅极153且具有源极157及漏极区域159。CMOS装置(例如，晶体管151)可在形成波导芯229及关联氧化物填充腔225之前、之后或期间形成于衬底
201上。
[0043] 如在图6及7中所见，图1及2所说明的实施例可为在其上形成CMOS电路与光子装置及电路两者的公共衬底101(201)的部分。
[0044] 尽管上文已描述为本发明的实例的方法及设备实施例，但由于可在不脱离本发明的精神及范围的情况下进行改变，故本发明不限于所述实施例的细节。例如，尽管已描述及说明具有关联芯129(229)及周围上部及下部氧化物包层的波导，但还可使用来自衬底101(图1)的硅或从光子制造材料(图2)构造其它光子装置，例如，光学
调制器、滤光器、光栅、分接头、光检测器、光发射器及其它光子装置。并且，晶体管151仅为可形成于衬底101(201)的CMOS区域中的各种电子装置及电路的一个实例。并且，尽管连同图1的实施例来描述硅衬底，但衬底101可由适合于形成光子装置元件的其它材料形成。同样地，连同图2所描述的硅衬底201可由适合于支撑光子装置的其它材料形成。
[0045] 因此，本发明不受前述描述限制，但仅受所附
权利要求书的范围限制。
