1.一种三维半导体装置，包括：
电极结构，包括在基底上的堆叠的多个电极；
多个半导体图案，穿透电极结构；
多个存储元件，在半导体图案和电极结构之间，存储元件包括沿第一方向延伸以与所述多个电极交叉的第一图案和沿与第一方向正交的第二方向延伸以与所述多个半导体图案交叉的第二图案。
2.如权利要求1所述的装置，其中，第二图案基本与电极的顶表面和底表面共形，且基本与电极的与所述半导体图案相邻的侧壁共形。
3.如权利要求1所述的装置，所述装置还包括：
多个层间绝缘层，沿第一方向位于电极之间，
其中，第一图案在半导体图案的侧壁和电极的侧壁之间延伸，并在半导体图案的侧壁和层间绝缘层的侧壁之间延伸，
第二图案在半导体图案的侧壁和电极的侧壁之间延伸，并在层间绝缘层的表面之间延伸。
4.如权利要求3所述的装置，所述装置还包括：
覆盖层，在半导体图案和层间绝缘层之间，覆盖层的材料与层间绝缘层的材料不同。
5.如权利要求4所述的装置，其中，
覆盖层在电极和半导体图案之间沿第一方向延伸，并在层间绝缘层和半导体图案之间沿第一方向延伸，
覆盖层在电极和半导体图案之间比覆盖层在层间绝缘层和半导体图案之间薄。
6.如权利要求4所述的装置，其中，
第二图案与第一图案的侧壁直接接触，
覆盖层包括被第二图案沿第一方向分开的区域。
7.如权利要求1所述的装置，其中，第一图案和第二图案的化学成分和电性质两者中至少之一基本相同。
8.如权利要求1所述的装置，其中，第二图案的化学成分中具有最大的原子百分比浓度的两种不同类型的原子与第一图案的化学成分中具有最大的原子百分比浓度的两种类型的原子相同。
9.如权利要求1所述的装置，其中，存储元件包括电荷存储层、隧道绝缘层和阻挡绝缘层，
隧道绝缘层在电荷存储层和半导体图案之间，
隧道绝缘层包括至少一个绝缘层，
阻挡绝缘层包括至少一个绝缘层，
阻挡绝缘层在电荷存储层和电极之间。
10.如权利要求9所述的装置，其中，
第一图案包括隧道绝缘层，
第二图案包括电荷存储层和阻挡绝缘层。
11.如权利要求9所述的装置，其中，
第一图案包括隧道绝缘层和电荷存储层，
第二图案包括阻挡绝缘层。
12.如权利要求11所述的装置，其中，
第二图案的材料与电荷存储层的材料不同，
第一图案包括在电荷存储层和阻挡绝缘层之间的覆盖层。
13.如权利要求9所述的装置，其中，第二图案和第一图案均包括隧道绝缘层、阻挡绝缘层和电荷存储层中的一种。
14.如权利要求13所述的装置，其中，
第二图案和第一图案在电极的侧壁和半导体图案的侧壁之间彼此接触，第二图案的化学成分中具有最大的原子百分比浓度的两种不同类型的原子与接触第二图案的第一图案的化学成分中具有最大的原子百分比浓度的两种类型的原子相同。
15.如权利要求9所述的装置，其中，
隧道绝缘层中的至少一个绝缘层和阻挡绝缘层中的至少一个绝缘层包含带隙高于电荷存储层的材料，
阻挡绝缘层中的至少一个绝缘层的材料的介电常数大于隧道绝缘层中的至少一个绝缘层的材料的介电常数。
16.如权利要求9所述的装置，其中，
隧道绝缘层包括至少一个氧化硅层，
电荷存储层包括阱位密度高于氧化硅层的阱位密度的绝缘层和具有本征导电纳米颗粒的绝缘层中的一种，
阻挡绝缘层包括氧化铝层、氧化铪层、氧化锆层、氧化钽层、氧化钛层、氮化硅层、氧氮化硅层、氧化硅层中的至少一种。
17.如权利要求1所述的装置，其中，电极包括掺杂的硅、金属、金属氮化物、金属硅化物中的至少一种。
18.如权利要求1所述的装置，其中，电极包括电阻率低于掺杂的硅的导电金属。
19.如权利要求1所述的装置，其中，半导体图案包括在第一图案中的半导体分隔件和在所述半导体分隔件中的半导体主体，所述主体的端部延伸得比所述分隔件的端部更远。
20.如权利要求19所述的装置，其中，所述主体直接接触基底，所述分隔件与基底分开。
21.如权利要求19所述的装置，其中，所述主体包括：
核心区域，覆盖半导体分隔件的内壁；
连接区域，从核心区域开始延伸，并延伸通过基底的表面的平面。
22.如权利要求21所述的装置，其中，所述主体的连接区域进一步沿第二方向延伸，并比所述半导体分隔件更宽。
23.如权利要求21所述的装置，其中，
所述主体的连接区域在存储元件下方延伸，以直接接触基底中的凹进部的侧壁，所述主体覆盖第一图案的端部表面。
24.如权利要求19所述的装置，其中，基底为晶体缺陷少于所述主体的晶体缺陷的半导体材料。
25.如权利要求19所述的装置，其中，所述分隔件的端部延伸得比第一图案的端部更远。
26.如权利要求1所述的装置，所述装置还包括在电极结构和基底之间的选择结构，其中，选择结构包括选择线和穿透选择线以连接半导体图案和基底的选择有源图案，第一图案的端部不与选择线相交。
27.如权利要求1所述的装置，其中，第一图案包括：
电荷存储层；
隧道绝缘层，在电荷存储层和半导体图案之间；
覆盖层，在电荷存储层和电极之间，
电荷存储层朝向基底的表面延伸得比覆盖层和隧道绝缘层更远，
覆盖层的端部比隧道绝缘层的端部更靠近基底的表面。
28.如权利要求1所述的装置，其中，基底包括：
接触区域，接触半导体图案；
源极区域，与接触区域分开，
接触区域的导电类型与半导体图案的导电类型相同，源极区域的导电类型与接触区域的导电类型不同。
29.如权利要求28所述的装置，所述装置还包括：
源极导电图案，穿透电极结构以接触源极区域。
30.一种制造三维半导体装置的方法，所述方法包括如下步骤：
在基底上形成包括与多个牺牲层交替地堆叠的多个模层的模结构；
形成穿透模结构的开口；
在模结构的在开口内的内壁上顺序形成第一图案和半导体图案；
通过去除牺牲层来在模层之间形成凹进区域；
在模层之间并在凹进区域中顺序形成第二图案和电极。
31.如权利要求30所述的方法，其中，
形成第一图案的步骤包括形成隧道绝缘层，
形成第二图案的步骤包括顺序形成电荷存储层和阻挡绝缘层，
隧道绝缘层和阻挡绝缘层各自被形成为包含带隙大于包含在电荷存储层中的材料的带隙的材料，
将阻挡绝缘层形成为包含介电常数大于包含在隧道绝缘层中的材料的介电常数的材料。
32.如权利要求30所述的方法，其中，
形成第一图案的步骤包括顺序形成电荷存储层和隧道绝缘层，
形成第二图案的步骤包括形成阻挡绝缘层，
隧道绝缘层和阻挡绝缘层各自被形成为包含带隙大于包含在电荷存储层中的材料的带隙的材料，
将阻挡绝缘层形成为包含介电常数大于包含在隧道绝缘层中的材料的介电常数的材料。
33.如权利要求32所述的方法，其中，
在形成电荷存储层的步骤之后形成隧道绝缘层，
在形成电荷存储层的步骤之后形成阻挡绝缘层。
34.如权利要求32所述的方法，其中，形成第一图案的步骤包括在形成电荷存储层的步骤之前形成覆盖层，覆盖层由与电荷存储层的材料不同的材料形成。
35.如权利要求34所述的方法，其中，形成凹进区域的步骤包括通过使用具有蚀刻选择性的蚀刻剂各向同性地蚀刻牺牲层，相对于模层和覆盖层进行牺牲层的选择性蚀刻。
36.如权利要求34所述的方法，所述方法还包括如下步骤：
在形成第二图案的步骤之前，通过蚀刻通过凹进区域暴露的覆盖层来暴露电荷存储层的外壁。
37.如权利要求30所述的方法，其中，形成第一图案的步骤和形成第二图案的步骤包括利用化学成分与第一图案的化学成分基本相同的材料来形成第二图案，从而第二图案的化学成分中具有最大的原子百分比浓度的两种不同类型的原子与第一图案的化学成分中具有最大的原子百分比浓度的两种不同类型的原子相同。
38.如权利要求30所述的方法，其中，形成第一图案和半导体图案的步骤包括：
在模结构的在开口中的内壁上顺序形成第一层和第一半导体层；
通过各向同性地蚀刻第一半导体层来形成在开口的底部处暴露第一层的第一半导体图案；
通过使用第一半导体图案作为蚀刻掩模来各向同性地蚀刻第一层。
39.如权利要求38所述的方法，其中，形成第一图案和半导体图案的步骤还包括：
在各向同性地蚀刻第一层的步骤之前，使用第一半导体图案作为蚀刻掩模来各向异性地蚀刻通过开口中的第一层。
40.如权利要求30所述的方法，所述方法还包括如下步骤：
形成选择有源图案，
其中，形成模层的步骤包括在选择有源图案上形成模层，
形成半导体图案的步骤包括将半导体图案形成为经选择有源图案连接到基底。
41.一种三维半导体装置，包括：
电极结构，包括顺序堆叠在基底上的多个电极；
多个层间绝缘层，分别在所述多个电极之间；
半导体图案，穿透电极结构；
第一图案，在电极和半导体图案之间并在电极和层间绝缘层之间；
第二图案，在半导体图案和层间绝缘层之间，第一图案的化学成分和电性质两者中至少之一与第二图案的化学成分和电性质中的对应者基本相同。
42.如权利要求41所述的装置，其中，第二图案在第一图案的侧壁之间和半导体图案的侧壁之间延伸。
43.如权利要求41所述的装置，其中，第一图案的化学成分中具有最大的原子百分比浓度的两种类型的原子与第二图案的化学成分中具有最大的原子百分比浓度的两种类型的原子相同。
44.一种三维半导体装置，包括：
选择结构，在半导体基底上，选择结构包括多条选择线、选择有源图案和选择栅极绝缘层，选择有源图案穿透选择线以接触半导体基底，选择栅极绝缘层在选择线和选择有源图案之间；
存储结构，堆叠在选择结构上，存储结构包括多条字线、存储有源图案和存储栅极绝缘层，存储有源图案穿透字线以接触选择有源图案，存储栅极绝缘层在字线和存储有源图案之间，存储栅极有源层的至少一部分覆盖每条字线的相对的表面的至少一部分。
45.如权利要求44所述的装置，其中，
选择有源图案的端部延伸通过半导体基底的表面的平面，
选择栅极绝缘层位于选择线的侧壁和选择有源图案之间，从而选择有源图案的端部直接接触半导体基底。
46.如权利要求44所述的装置，其中，
半导体基底被凹进，
选择有源图案延伸到凹进部中，
凹进部的宽度与凹进部中的选择有源图案的宽度大致相同。
47.如权利要求44所述的装置，其中，
选择有源图案是导电类型与半导体基底的与选择有源图案接触的表面的导电类型相同的半导体和本征半导体中的一种，
选择有源图案是导电类型与存储有源图案的导电类型相同的半导体和本征半导体中的一种。
48.如权利要求44所述的装置，其中，选择有源图案包括穿透选择线的侧壁和从所述侧壁开始延伸以覆盖半导体基底的顶表面的端部，所述侧壁的沿与基底的平面平行的方向的厚度与所述端部的沿与基底的平面正交的方向的厚度基本相同，从而选择有源图案的至少一部分具有U形。
49.如权利要求44所述的装置，其中，选择有源图案包括不与存储有源图案叠置的矩形截面和梯形截面中的一种。
50.如权利要求44所述的装置中，其中，存储栅极绝缘层包括：
阻挡绝缘层，与字线相邻；
隧道绝缘层，与存储有源图案相邻；
电荷存储层，在阻挡绝缘层和隧道绝缘层之间，
选择栅极绝缘层的材料和厚度中的至少一种与存储栅极绝缘层不同。
51.如权利要求50所述的装置，其中，选择栅极绝缘层的材料和厚度中的至少一种与阻挡绝缘层基本相同。
52.如权利要求50所述的装置，其中，
隧道绝缘层横过沿与基底的平面正交的方向堆叠的多条字线，
阻挡绝缘层横过沿与基底的平面平行的方向布置的多个存储有源图案。
53.如权利要求44所述的装置，其中，
选择有源图案为硅，
选择栅极绝缘层为局域地位于选择有源图案和选择线之间的区域的氧化硅层，选择有源图案在所述区域中比在其他区域中更薄。
54.一种制造三维结构装置的方法，所述方法包括如下步骤：
在基底上形成模结构；
形成穿过模结构和基底的表面的开口，从而在基底中形成凹进部；
顺序形成第一层和第一半导体层，以覆盖模结构的在开口中的内壁和在凹进部中的基底；
形成穿过第一半导体层和第一层的穿透凹部，以暴露基底的在凹进部中的表面；
通过各向同性地蚀刻通过穿透凹部暴露的第一层来形成暴露基底的在凹进部中的侧壁的底切区域；
在底切区域中形成第二半导体层，以连接基底和第一半导体层。
55.如权利要求54所述的方法，其中，将第一层和第一半导体层顺序形成为基本地且共形地覆盖开口中的所述内壁，第一层和第一半导体层的沉积厚度的和小于开口的宽度的一半，形成穿透凹部的步骤包括：
在开口中各向异性地蚀刻第一半导体层，以形成半导体分隔件，通过该各向异性蚀刻步骤来暴露第一层的表面，
各向异性地蚀刻暴露的第一层。
56.如权利要求55所述的方法，其中，
形成穿透凹部的步骤还包括在各向异性地蚀刻第一半导体层的步骤之前在第一半导体层的内壁上形成保护层分隔件，
保护层分隔件由相对于第一半导体层具有蚀刻选择性的材料形成，并被形成为比开口的宽度的一半与所述沉积厚度的和之间的差的一半薄。
57.如权利要求56所述的方法，其中，
形成穿透凹部的步骤还包括在形成底切区域的步骤之前通过使用保护层分隔件作为蚀刻掩模来各向同性地蚀刻第一半导体层。
58.如权利要求56所述的方法，其中，在形成底切区域的步骤期间去除保护层分隔件。
59.如权利要求54所述的方法，其中，形成第一层的步骤包括将第一层形成为包括覆盖层、电荷存储层和隧道层，形成底切区域的步骤包括：
通过各向同性地蚀刻通过穿透凹部暴露的电荷存储层来形成第一底切区域；
通过各向同性地蚀刻通过穿透凹部和第一底切区域暴露的覆盖层和隧道层来形成第二底切区域。
60.如权利要求54所述的方法，其中，形成第一层的步骤包括将第一层形成为包括顺序覆盖开口的内壁的覆盖层、电荷存储层和隧道层，
形成底切区域的步骤包括：
通过各向同性地蚀刻通过穿透凹部暴露的隧道层和覆盖层来形成第一底切区域，通过各向同性蚀刻通过穿透凹部和第一底切区域暴露的电荷存储层来形成第二底切区域。
61.一种制造三维结构装置的方法，所述方法包括如下步骤：
在基底上形成多层结构；
形成穿透多层结构并使基底的表面凹进的开口；
顺序形成第一层和第一半导体层，以覆盖在开口中的多层结构的内壁和凹进的基底；
在第一半导体层的内壁上形成保护层分隔件；
通过使用保护层分隔件作为蚀刻掩模顺序地各向同性地蚀刻第一半导体层和第一层，来在开口中形成底切区域，以暴露凹进的基底的侧壁；
在底切区域中形成第二半导体层，以连接基底和第一半导体层。
62.如权利要求61所述的方法，其中，各向同性地蚀刻第一半导体层的步骤包括通过在不包含有意产生的等离子体的气氛中干蚀刻第一半导体层的暴露的表面来暴露第一层的表面。
63.如权利要求62所述的方法，其中，干蚀刻第一半导体层的暴露的表面的步骤包括使用包含氟原子的第一气体、包含氯原子的第二气体、包含氩和氦和氮中的至少一种的载气中的至少一种。
64.如权利要求62所述的方法，其中，干蚀刻第一半导体层的暴露的表面的步骤包括在小于1大气压的压强和350℃至500℃温度条件下进行干蚀刻。
65.如权利要求61所述的方法，其中，各向同性地蚀刻第一层的步骤包括使用蚀刻剂来蚀刻第一层的表面，第一层的所述表面通过各向同性地蚀刻第一半导体层来暴露。
66.如权利要求65所述的方法，其中，蚀刻剂包含相对于第一半导体层的材料选择性地蚀刻第一层的材料的液体。
67.如权利要求61所述的方法，其中，第一层包括多个层，所述多个层中的至少一层为氧化硅层和氮化硅层中的一种。
68.如权利要求61所述的方法，其中，第一层包括覆盖层、电荷存储层和隧道绝缘层，各向同性地蚀刻第一层的步骤包括顺序蚀刻隧道绝缘层、电荷存储层和覆盖层，蚀刻隧道绝缘层和覆盖层的步骤包括利用包含氢氟酸的蚀刻剂来蚀刻隧道绝缘层和覆盖层，
蚀刻电荷存储层的步骤包括利用包含磷酸的蚀刻剂来蚀刻电荷存储层。
69.如权利要求61所述的方法，其中，在各向同性地蚀刻第一层的步骤期间去除保护层分隔件。