在形成平面栅极互连线的传统方法中,在平坦的有源区域上形成栅极。 对于大规模集成半导体器件的
电流需求已经导致通道长度的减少和注入掺 杂浓度的增加。因为增加的
电场使得经常产生结漏电。因此,确保满意的 器件刷新(refresh)性质变得困难。此外,通道长度与通道宽度受到限制, 而
电子迁移率由于增加的通道掺杂浓度而降低。因此,需要确保足够的通 道电流。
图1A和1B是示出制造具有球形凹陷栅极的半导体器件的传统方法的 剖面图。如图1A所示,各自暴露出待形成凹陷的区域的垫
氧化物层12和 硬掩模13形成在衬底11上,使用硬掩模13作为蚀刻掩模来蚀刻衬底11 以形成多个具有垂直轮廓的第一凹陷14。在形成第一凹陷14的同时,可 能在第一凹陷14的
侧壁(即结区)上发生
等离子体损伤A1。
如图1B所示,第一凹陷14下方的衬底11经历
各向同性蚀刻过程而 形成多个具有圆形轮廓的第二凹陷15。在形成第二凹陷15的同时,也可 能在结区上产生等离子体损伤A2。
图2是示出具有传统球形凹陷栅极的半导体器件的透射电子显微图 (TEM)。衬底的给定部份选择性地经历
等离子体蚀刻过程而形成具有球形 凹陷栅极100的半导体器件,具有球形凹陷栅极100的半导体器件具有增 加的通道长度,使得结区不会缩小。
由于使用等离子体干蚀刻过程形成球形凹陷栅极100,因此可能产生 两次等离子体损伤。等离子体损伤会降低晶体管的
质量。如果在蚀刻过程 中
聚合物沉积在凹陷的下部上,则球形凹陷栅极100的形成尺寸可能小于 所需尺寸。或者,球形凹陷栅极100可能完全不形成。
本发明的实施方案提供一种制造具有球形凹陷栅极的半导体器件的方 法。减少在凹陷栅极的结区上可能发生的等离子体损伤,并防止凹陷栅极 形成小于所需的尺寸或完全不形成。
根据本发明的一方面,提供一种制造半导体器件的方法。该方法包括: 蚀刻部分衬底以形成凹陷;将聚合物层填入凹陷的下部;在凹陷的下部上 方的凹陷侧壁上形成侧壁间隔物;移除聚合物层;和各向同性蚀刻凹陷的 下部以形成球形凹陷。
根据本发明的另一方面,提供一种制造半导体器件的方法。该方法包 括:蚀刻部份衬底以形成具有上部和下部的凹陷;形成填充凹陷下部的同 时暴露出凹陷上部的聚合物层;在凹陷上部的侧壁上形成膜;移除聚合物 层以暴露出凹陷的下部;和各向同性蚀刻所暴露的第一凹陷的下部以形成 球形第二凹陷。凹陷上部侧壁上的膜防止在各向同性蚀刻所暴露的凹陷下 部的同时凹陷的上部被蚀刻。
附图说明
图1A和1B图是示出制造具有传统球形凹陷栅极的半导体器件的方法 的剖面图。
图2是示出传统球形凹陷栅极的透射电子显微图。
图3A至3F是示出根据本发明实施方案的制造具有球形凹陷栅极的半 导体器件的方法的剖面图。
图3A至3F是示出根据本发明一个实施方案的制造具有球形凹陷栅极 的半导体器件的方法的平剖面图。如图3A所示,在衬底31上实施浅沟槽 隔离(STI)过程以形成隔离结构32,隔离结构32限定有源区域,且隔离结 构32的形成深度大于后续凹陷(例如第一凹陷36)的深度。
硬掩模层33形成在衬底31上方,硬掩模层33由包括第一硬掩模层 33A和第二硬掩模层33B的堆叠结构所形成。第一硬掩模层33A可包括电 介质基硬掩模层,第二硬掩模层33B可包括
硅基硬掩模层。具体而言,第 一硬掩模层33A使用
电介质材料薄薄地形成,该电介质材料可包括氮化物 层或氧化物层。第二硬掩模层33B可包括
多晶硅。
如果只有第二硬掩模层33B形成为硬掩模层,则衬底31和第二硬掩 模层33B可能不容易相互分离。结果,当在第一凹陷形成后移除第二硬掩 模层33B时,衬底31的某一部份可能受损伤。因此,使硬掩模层33形成 堆叠结构。
抗反射涂层34形成在硬掩模层33上方以在形成后续
光刻胶图案的曝 光过程中防止反射。抗反射涂层34可包括有机材料,光刻胶图案35形成 在抗反射涂层34的上方,光刻胶图案35暴露出将要形成后续第一凹陷的 区域。光刻胶图案35可包括环烯
烃-
马来酸酐或
丙烯酸酯基聚合物。实施 使用ArF的曝光过程,以形成条形或T形的光刻胶图案35。
如图3B所示,使用光刻胶图案35作为蚀刻掩模来蚀刻抗反射涂层34 和硬掩模层33。移除光刻胶图案35及抗反射涂层34。通过硬掩模层33 的蚀刻而形成硬掩模图案33C(包括第一硬掩模图案33A1和第二硬掩模图 案33B1)。
使用硬掩模图案33C作为蚀刻掩模来蚀刻衬底31以形成多个第一凹 陷36。该
图案化衬底标识为附图标记31A。各个第一凹陷36都具有垂直 轮廓,并且几乎形成至最终凹陷深度H。最终凹陷深度H包括上衬底部份 的深度H2以及下衬底部份的另一深度H1,此二处都将形成球形第二凹陷。 通过使用溴化氢(HBr)的等离子体干蚀刻过程来实施衬底31的蚀刻以形成 第一凹陷36。在该干蚀刻过程中,第一聚合物37A可被产生并沉积在第一 凹陷36的底部上方。在形成第一凹陷36的同时,可能会在结区(即第一凹 陷36的侧壁)上产生等离子体损伤A1。
如图3C所示,第二聚合物37B沉积在第一凹陷36下部的上方。第二 聚合物37B可包括含有至少约80%的
碳的碳基材料。第二聚合物37B可 包括
无定形碳。
为了形成第二聚合物37B,聚合物层被形成在硬掩模图案33C上方并 填充第一凹陷36。实施回蚀刻过程,使得第二聚合物37B残留在第一凹陷 36的下部中。该回蚀刻过程使用流量为约10sccm至约1000sccm的氧气(O2) 与氮气(N2)的气体混合物来实施。
实施所述回蚀刻过程直到第二聚合物37B层仅残留在待形成球形第二 凹陷的部分第一凹陷36中。用以蚀刻第二聚合物37B的O2与N2的气体 混合物具有比其它层(例如,硬掩模图案33C与图案化衬底31A)更高的蚀 刻选择性。结果,实施所述回蚀刻过程并不损伤下层。
如图3D所示,间隔物38形成在硬掩模图案33C的侧壁上方和第一凹 陷36保留垂直轮廓处(即沿着深度H2)的衬底部分的侧壁上方。形成间隔 物38是为了防止在实施等离子体干蚀刻过程以形成球形第二凹陷时对于 第一凹陷36侧壁的损伤。在包括第一凹陷36的表面上方形成绝缘层。实 施回蚀刻过程以形成间隔物38。间隔物38可以包括氮化物层。
如图3E所示,沉积在第一凹陷36下部中的第二聚合物37B经过利用 氧等离子体的剥除过程而被移除。第一凹陷36形成期间所产生的第一聚合 物37A也可随着第二聚合物37B的移除而同时被移除。
在移除第二聚合物37B之后,间隔物38仅残留在第一凹陷36的上部 的侧壁上方。间隔物38并不延伸至待形成球形第二凹陷处的第一凹陷36 下部。因此,第一凹陷36的下部侧壁不会被
覆盖。因此,可很容易地实施 将第一凹陷36转变为球形第二凹陷的后续蚀刻过程。
如图3F所示,第一凹陷36的下部被各向同性蚀刻而变得比第一凹陷 36的上部36A更圆及更宽。附图标记36B代表由于各向同性蚀刻导致圆 滑和更宽的第一凹陷36的下部(即球形第二凹陷)。
在形成第一凹陷36的加宽下部36B的各向同性蚀刻过程中,间隔物 38残留在第一凹陷36的上部上。结果,第一凹陷36的上部得到保护。因 此,防止在实施等离子体干蚀刻过程时经常发生的等离子体损伤。由于在 同
时移除第一聚合物37A与第二聚合物37B时实施各向同性蚀刻过程,因 此球形第二凹陷36B形成有均匀的轮廓。
如前所述,间隔物38形成在第一凹陷36上部的上方,由此防止在实 施用来形成球形第二凹陷36B的等离子体干蚀刻过程中对于衬底31的损 伤。沉积在第一凹陷36的下部的第一聚合物37A与第二聚合物37B被同 时移除。因此,球形第二凹陷36B形成有均匀的轮廓。
制造具有球形凹陷的半导体器件的方法减少等离子体损伤,并且防止 球形凹陷形成小于所需的尺寸或是完全不形成。因此,改善所得器件的可 靠性。
虽然本发明已经相对于特定优选实施方案进行说明,但是显而易见的 是本领域技术人员可以在不背离
权利要求所限定的本发明精神和范围的前 提下进行各种变化和
修改。
附图标记说明
11 衬底
12 垫氧化物层
13 硬掩模
14 第一凹陷
15 第二凹陷
31 衬底
31A 图案化衬底
32 隔离结构
33 硬掩模层
33A 第一硬掩模层
33B 第二硬掩模层
33C 硬掩模图案
33A1 第一硬掩模图案
33B1 第二硬掩模图案
34 抗反射涂层
35 光刻胶图案
36 第一凹陷
36A 第一凹陷上部
36B 第一凹陷下部
37A 第一聚合物
37B 第二聚合物
38 间隔物
100 球形凹陷栅极
A1 等离子体损伤
H 最终凹陷深度
H1 下部深度
H2 上部深度
相关
申请交叉引用
本发明要求2006年03月31日申请的韩国
专利申请10-2006-0029869 号的优先权,在此通过引用将其全文并入本文。