功能区域的移设方法和LED阵列、打印机头及打印机
阅读：1033发布：2020-12-13
专利汇可以提供功能区域的移设方法和LED阵列、打印机头及打印机专利检索，专利查询，专利分析的服务。并且本 发明 公开了一种功能区域的移设方法和LED阵列、 打印机 头及打印机。所述方法包括：将预定厚度的接合层布置在第一衬底上的释放层上接合的第一功能区域和第二衬底上的第一功能区域将要移设到的区域中的至少一个上，所述释放层在经受处理时能够变为可释放状态；通过所述接合层将所述第一功能区域接合到所述第二衬底；以及在所述释放层将所述第一衬底从所述第一功能区域分离。，下面是功能区域的移设方法和LED阵列、打印机头及打印机专利的具体信息内容。
一种方法，包括：将第一预定厚度的第一接合层布置在第一衬底上的释放层上接合的第一功能区域和第二衬底上的第一功能区域将要移设到的区域中的至少一个上，所述释放层在经受处理时能够变为可释放状态；通过所述第一接合层将所述第一功能区域接合到所述第二衬底；以及在所述释放层将所述第一衬底从所述第一功能区域分离。
2. 根据权利要求1的方法，还包括：在所述第二衬底上的除了所述第一功能区域将要 移设到的区域之外的区域上形成预定不平坦性。
3. 根据权利要求2的方法，其中，包括所述第一功能区域和第二功能区域的多个功能 区域被接合在所述第一衬底上的所述释放层上，以及所述不平坦性被形成在所述第二衬底 上的与所述第一衬底上保留的所述第二功能区域对应的区域上。
4. 根据权利要求l的方法，其中，所述第一衬底具有透光特性，所述释放层包括受光照 射而出现分解或接合强度降低的材料，以及将所述第一衬底分离包括：对所述释放层的所 述第一功能区域与所述第一衬底之间的部分执行光照射。
5. 根据权利要求l的方法，其中，所述释放层包括通过加热或者冷却而出现分解或接 合强度降低的材料，以及将所述第一衬底分离包括：加热或者冷却所述释放层。
6. 根据权利要求l的方法，其中，所述第一功能区域和第二功能区域以第一预定间距 布置在所述第一衬底上，各自将与被移设到所述第二衬底的所述第一功能区域相连接的各 区域以第二预定间距布置在所述第二衬底上。
7. 根据权利要求6的方法，其中，满足关系1至3: 1《L 关系1
8. 根据权利要求3的方法，还包括：将预定厚度的第二接合层布置在所述第一衬底上 保留的第二功能区域以及所述第二衬底上的所述第二功能区域将要移设到的区域或第三 衬底上的所述第二功能区域将要移设到的区域中的至少一个上；通过所述第二接合层将所 述第二功能区域接合到所述第二衬底或所述第三衬底；以及在所述释放层将所述第一衬底 从所述第二功能区域分离。
9. 根据权利要求8的方法，还包括：在所述第二衬底或第三衬底上的除了所述第二功 能区域将要移设到的区域之外的区域上形成预定不平坦性。
10. 根据权利要求8的方法，其中，所述第一衬底具有透光特性，所述释放层包括受光 照射而出现分解或接合强度降低的材料，以及在所述释放层将所述第一衬底从所述第二功 能区域分离包括：对所述释放层的所述第二功能区域与所述第一衬底之间的部分执行光照 射。
11. 根据权利要求8的方法，其中，所述释放层包括通过加热或者冷却而出现分解或接合强度降低的材料，并且在所述释放层将所述第一衬底从所述第二功能区域分离包括：加 热或者冷却所述释放层。
12. 根据权利要求1的方法，其中，所述第二衬底包括第三功能区域，以及所述第一功 能区域通过所述第一接合层接合到所述第三功能区域。
13. 根据权利要求8的方法，其中，所述第二衬底或第三衬底包括第四功能区域，以及 通过所述第二接合层将所述第二功能区域接合到所述第四功能区域。
14. 根据权利要求1的方法，其中，通过所述第一接合层将所述第一功能区域接合到所 述第二衬底，所述第一接合层是在经受处理时能够变为可释放状态的第二释放层，以及所述方法还包括：在所述第二衬底上的第一功能区域以及所述第四衬底上的所述第一 功能区域将要移设到的区域中的至少一个上布置第二预定厚度的第二接合层；通过所述第 二接合层将所述第二衬底上的所述第一功能区域接合到所述第四衬底；以及在所述第二释 放层将所述第二衬底从所述第一功能区域分离。
15. 根据权利要求1的方法，其中，所述第一衬底上的所述第一功能区域或第二功能区 域包括化合物半导体层，以及通过以下步骤来制备所述第一衬底：制备 衬底结构，在该衬底 结构中，通过在化合物半导体衬底上按顺序提供蚀刻牺牲层、化合物半导体层、释放层以及 第一衬底来形成第一功能区域或第二功能区域，在所述化合物半导体层中形成第一凹槽， 在所述第一衬底和所述化合物半导体衬底中的至少一个中形成穿透第二凹槽以使得所述 穿透第二凹槽连接到所述第一凹槽；以及通过使蚀刻剂通过所述第一凹槽和所述穿透第二 凹槽而接触所述蚀刻牺牲层以对所述蚀刻牺牲层进行蚀刻来将所述化合物半导体衬底从 所述衬底结构分离。
16. 根据权利要求1的方法，其中，所述第一功能区域或第二功能区域包括化合物半导 体层，以及通过以下步骤来制备所述第一衬底：通过异质外延生长在籽衬底上形成界面分 离层；在所述界面分离层上形成所述化合物半导体层；通过所述释放层将具有所述界面分 离层和所述化合物半导体层的籽衬底接合到所述第一衬底；以及利用所述界面分离层将具 有所述释放层的第一衬底和所述化合物半导体层从复合结构分离，以获得具有所述化合物 半导体层的第一衬底。
17. —种LED阵列，包括：多个LED，每一个LED包括通过根据权利要求1的移设方法而制造的功能区域；以及 驱动器电路，用于驱动所述LED。
18. —种LED打印机头，包括: 根据权利要求17的LED阵列；以及 棒状透镜阵列，被布置为面对所述LED阵列。
19. 一种LED打印机，包括:LED打印机头，其包括根据权利要求17的LED阵列；感光构件；静电充电器件；以及成像部分，被配置为通过来自用作光源的LED打印机头的光而在所述感光构件上形成 静电潜像。
20. —种LED彩色打印机，包括：多个LED打印机头，每一个LED打印机头包括根据权利要求17的LED阵列；多个感光构件；多个静电充电器件；以及多个成像部分，每一个成像部分被配置为通过来自用作光源的LED打印机头的光而在 所述感光构件上形成静电潜像。
功能区域的移设方法和LED阵列、打印机头及打印机
技术领域
[0002] 已知用于将经由牺牲层在GaAs衬底上形成的发光二极管的构成层移设到硅衬底的技术。美国专利No.6，913，985公开了这种技术。更具体地说，经由牺牲层而在GaAs衬底上沉积的发光二极管的构成层通过在其中形成凹槽（groove)而被初始地划分为多个发光区域。牺牲层暴露于凹槽。然后，干膜抗蚀剂附着到发光二极管的构成层，网格金属线的支撑构件接合在干膜抗蚀剂上。
[0003] 此后，将抗蚀剂的除了恰在网格金属线之下的部分之外的部分移除。使得牺牲层通过网格支撑构件与蚀刻剂接触，以对牺牲层进行蚀刻。因此，GaAs衬底与复合结构分离。此外，在分离GaAs衬底之后，硅衬底接合在具有各构成层的发光二极管上。具有各构成层的发光二极管被移设到硅衬底。
[0004] 日本专利特开No. 2003-174041公开的技术是：将从衬底上所形成的多个半导体芯片选择的芯片部分放置在另一衬底上。更具体地说，制备第一衬底上所形成的具有器件层的第一叠层结构，并且制备第二衬底上所形成的具有释放层（release layer)的第二叠层结构。然后，器件层和释放层彼此面对，第一叠层结构与第二叠层结构被接合。包括器件层和释放层的叠层结构按预定图案而划分为多个部分。因此，包括各器件的多个芯片形成在第二衬底上。从多个芯片选择的预定芯片接合到第三衬底上的预定位置。此后，第二衬底在释放层处与所选芯片分离，所选芯片因此而放置在第三衬底上。
[0005] 当在GaAs衬底上通过使用化合物半导体（例如GaAs)来制造LED阵列等的情况下，因为与硅衬底相比，GaAs衬底是昂贵的，所以利用GaAs衬底的高效使用。此外，在GaAs衬底的尺寸（例如2、4、6或8英寸衬底）不同于硅衬底的尺寸（例如4、5、6、8或12英寸衬底）的情况下，可移设区域是当每单位衬底一次全部或共同执行移设时较小的衬底的区域。因此，为了获得高效移设，必须使得两个衬底的尺寸符合较小衬底的尺寸。[0006] 当以美国专利No. 6， 913， 985中所公开的方式来执行移设时，可使用的GaAs半导体层仅是与硅衬底上形成的器件对应的部分。因此，放弃了与硅衬底上各器件之间的部分对应的GaAs半导体而不使用。
[0007] 将参照图16A和图16B来描述上述方案。图16A和图16B分别示出硅衬底上形成的电路器件以及GaAs衬底上形成的发光器件层。标号11表示GaAs衬底，标号12表示GaAs的发光器件层，标号13表示硅衬底，标号14表示硅衬底13上形成的电路器件。可以通过将发光器件层12移设到电路器件14上来获取发光器件。发光器件层12放置在电路器件14的一部分上或接近于该部分。例如，发光层12的尺寸大约是10mm * 50微米。与之对照，例如，电路器件14的尺寸大约是10mm * 0. 3mm。因此，在发光器件层12共同移设到电路器件14上的情况下，发光层12的布置和可移设数量因电路器件14的布置而受限。因此，GaAs衬底11的每单位面积的发光层12的可用面积易于是小的。[0008] 另一方面，根据日本专利特开No. 2003-174041的技术，大量芯片形成在第一衬底上，芯片的一部分有选择地移设在第二衬底上。因此，与多个第二衬底上的移设部分对应的芯片可以形成在第一衬底上。因此，第一衬底可以在某种程度上被高效地使用。然而，根据这些技术，当有选择地移设芯片时，粘接剂沉积在用于移设的芯片上。因此，可能出现以下情况。当芯片尺寸小（例如，宽度小于几百微米）时，粘接剂有可能从目标芯片突出。在此情况下，有可能还会接合非目标芯片，并且可能出现不利的移设。结果，产率有可能下降。[0009] 此外，随着芯片尺寸减小，要将粘接剂厚度设置成薄的，从而粘接剂不从目标芯片突出。如果在这种条件下执行接合处理，有可能使得非目标芯片与第二衬底接触，因此可能出现某种损坏。
发明内容
[0010] 根据一方面，本发明提供一种方法，该方法包括：将第一预定厚度的第一接合层布置在第一衬底上的释放层上接合的第一功能区域和第二衬底上的第一功能区域将要移设到的区域中的至少一个上，所述释放层在经受处理时能够变为可释放状态；通过所述第一接合层将所述第一功能区域接合到所述第二衬底；以及在所述释放层将所述第一衬底从所述第一功能区域分离。
附图说明
[0012] 图1A至图IC是示出根据本发明的移设方法的实施例中制备第一衬底的步骤的截面图。
[0013] 图2A和图2B是示出根据本发明的移设方法的实施例中形成接合层的步骤的截面图。
[0014] 图3A和图3B是示出根据本发明的移设方法的实施例中有选择地将第一衬底上的功能区域移设到第二衬底的步骤的截面图。
[0015] 图4A和图4B是示出根据本发明的移设方法的实施例中有选择地将第一衬底上的功能区域移设到第三衬底的步骤的截面图。
[0016] 图5A是示出第二衬底上多个移设期待区域的平面图。
[0017] 图5B是示出第一衬底上多个功能区域的平面图。
[0018] 图6是示出第一衬底的表面上各构图释放层的组合的截面图。
[0019] 图7是示出根据本发明的移设方法的第一示例中制备第一衬底的步骤的截面图。
[0020] 图8是通过从一侧观看图6的al-bl截面所获得的平面图。
[0021] 图9是通过从一侧观看图6的a2-b2截面所获得的平面图。
[0022] 图10是示出第一凹槽与半导体衬底中的凹槽之间的位置关系以及在半导体衬底中的各凹槽之间布置岛状化合物半导体叠层的方式的分解透视图。
[0023] 图IIA至图IID是示出根据本发明的移设方法的第二示例中制备第一衬底的步骤的截面图。[0024] 图12是示出LED打印机头的示例的透视图。
[0027] 图15A是示出LED打印机的示例的配置的视图。
[0028] 图15B是示出LED彩色打印机的示例的配置的视图。
[0029] 图16A是示出传统示例中衬底上的多个移设期待区域的平面图。
[0030] 图16B是示出传统示例中籽衬底（seed substrate)上的多个功能区域的平面图。
具体实施方式
[0031] 下文中将描述本发明实施例。在该说明书中，功能区域典型地表示包括半导体结 的区域。所述区域可以是器件。此外，功能区域可以是具有压电特性、绝缘特性、磁特性等 的区域（例如可用作具有电功能或磁功能的功能器件的区域）。无论如何，本发明的关键 点在于，当功能区域的一部分从具有功能区域的衬底有选择地移设到另一衬底的预定位置 时，预定厚度的接合层被放置在上述功能区域部分以及上述预定位置中的至少一个上。预 定厚度是足够可以实现以下目的的厚度。第一 目的是，防止不将被移设的功能区域部分与 上述另一衬底之间的强接触，从而该部分不会接合到该衬底。第二目的是，接合层可以实现 其固有接合功能。
[0032] 此外，还重要的是，上述另一衬底的位置的表面或除了用于移设的位置之外的区 域的粗糙度被设为大于接合层的表面的粗糙度。换句话说，即使使得不将被移设的表面与 除了用于移设的部分之外的部分接触，因表面粗糙度而导致接触点的数量也是有限的并且 是小的，从而原子间或分子间力（范德华力，van der Waals力）较弱。结果，甚至当在除了 接合层之外的位置处产生偶然接触时，也不生成足够的接合力，因此在该位置不实现接合。 [0033] 将参照附图描述本发明实施例。基于上述发明构思，本发明的基本移设方法包括 上述第一步骤至第三步骤。在释放层的接合强度因光照射而变弱的情况下，第一衬底可以 具有透光特性，或者可以是透明的。
[0034] 在第一步骤中初始地制备第一衬底。图1A至图1C示出制备具有功能区域的第一 衬底100的步骤。在该实施例中，如图1A至1C所示，待从籽衬底的化合物半导体衬底103 移设到第一衬底100的第一功能区域101和第二功能区域102中的每一个包括化合物半导 体层106。此外，第一功能区域101和第二功能区域102中的每一个包括蚀刻牺牲层105和 化合物半导体层106，它们按此顺序形成在化合物半导体衬底103上。在此，抗蚀层107在 衬底103上的化合物半导体层106上被形成并且被构图，通过使用构图后的抗蚀层107蚀 刻第一功能区域101和第二功能区域102之间的部分，以形成第一凹槽110。因此，岛状第 一功能区域101和第二功能区域102彼此分离。
[0035] 此外，第二凹槽111 (其最终变为通孔）形成在第一衬底100和化合物半导体衬底 103中的至少一个中。第二凹槽111形成为连接到第一凹槽110。在该实施例中，第二凹槽 111形成在作为GaAs衬底的化合物半导体衬底103中。由NH4OH+H202的蚀刻剂和/或深 RIE(反应离子蚀刻）执行GaAs的蚀刻。第一衬底100是玻璃等的透明衬底。第一功能区域101和第二功能区域102中的化合物半导体层106可以包括分布式布拉格反射（DBR)层 和LED层，蚀刻牺牲层105可以是AlAs层等。
[0036] 作为籽衬底103，可以使用GaAs衬底、p型GaAs衬底、n型GaAs衬底、InP衬底、SiC 衬底、GaN衬底等。此外，替代上述化合物半导体衬底，还可以使用蓝宝石衬底、Ge衬底等。 蚀刻牺牲层105是以快于化合物半导体叠层的蚀刻速率所蚀刻的层。如上所述，该实施例 中的蚀刻牺牲层105是AlAs层或AlGaAs层（例如Al。.6Ga。.4As)。在AlGaAs层是AlxGax— 层（x等于或小于一 （l)，并且等于或大于O. 6)的情况下，当x等于或大于0.6时，蚀刻选择 性是显著的。在蚀刻牺牲层是AlAs层的情况下，稀释为从百分之二 （2)至百分之10的范 围的HF溶液可以用作蚀刻剂。
[0037] 在籽衬底103是蓝宝石衬底的情况下，金属氮化物层（例如氮化铬（CrN))可以用 作蚀刻牺牲层。在此情况下，用于制造蓝光或紫外辐射的器件（比如LED或激光器）的功能 叠层可以外延生长在氮化铬上。在叠层中，可以将GalnN用作活性层，并且将AlGaN或GaN 用作间隔层。作为用于氮化铬（CrN)等的牺牲层的蚀刻剂，可以使用通常的Cr蚀刻剂（铬 蚀刻液等）。
[0038] 如图1B所示，化合物半导体衬底103是从底部表面研磨的，从而第二凹槽111穿 透衬底103。此外，利用释放层115(比如具有粘接层的薄层（sheet))将第一衬底100接合 到化合物半导体衬底103上的第一功能区域101和第二功能区域102。在此，虽然第二凹 槽111形成在化合物半导体衬底103中，但由于与玻璃等的衬底100相比，GaAs衬底非常 脆弱，并且物理强度相对较小，因此第二凹槽相反可以容易地形成在衬底100中。衬底100 中的第二凹槽表示为图1A中的虚线。
[0039] 在该实施例中，释放层115是薄层，其中，紫外（UV)可释放粘接层附着在基本材料 薄层的一个表面上，热可释放粘接层附着在基本材料薄层的另 一表面上。替代热可释放粘 接层，还可以使用压敏可释放粘接层。在此，UV可释放粘接层是包括因光照射而发生分解 或接合强度降低的材料的层。在此，热可释放粘接层是包括因加热或冷却而发生分解或接 合强度降低的材料的层。此外，在后面的步骤中，光阻挡层117可以设置在与第二功能区域 102的区域对应的第一衬底100的表面上。光阻挡层117可以通过真空蒸镀等而形成。替 代光阻挡层117，可以使用能够容易剥离的模板掩模。此外，在下述后面的步骤中，可以例如 通过会聚和扫描在UV波长（300nm至400nm)处的激光而仅对期望区域有选择地执行UV照 射。在此情况下，无需使用光阻挡层。
[0040] 在第二凹槽设置在第一衬底100中的情况下，可以如下形成凹槽。在第一衬底是 硅衬底的情况下，可以使用氟通过RIE而在SF6等的气氛下形成第二凹槽的穿透凹槽。自由 基核素（radicalspecies)不限于氟。在湿法蚀刻的情况下，可以使用NaOH、 KOH、 TMAH等。 更具体地说，在释放层115放置在硅衬底100的一个表面上之后，以硅衬底100的另一表面 上的抗蚀剂来形成用于形成凹槽的掩模层，使用掩模在硅衬底中形成凹槽。虽然可以使用 干法蚀刻（比如RIE)和湿法蚀刻，但也可以使用喷砂器等。在喷砂器中，在暴露位置上吹 送石英等精细颗粒，以对硅衬底的一部分进行物理破坏，并且形成凹槽。例如，这种穿透凹 槽可以形成在几百微米的厚硅晶片中。在如此形成穿透凹槽时，其侧壁可以受保护，从而不 产生其宽高比的降级。此外，该方法也可容易地应用于玻璃衬底等。因此，并非上述化学蚀 刻，也可以通过喷砂方法或吹送流体能量的吹送方法来执行穿透凹槽的形成。激光钻孔或微钻孔也可以用于形成凹槽。[0041 ] 如上所述，可以制备衬底结构，其中，第一凹槽110形成在化合物半导体层106中， 连接到第一凹槽110的穿透第二凹槽111形成在衬底100和衬底103中的至少一个中。图 1B示出该衬底结构。
[0042] 然后，使得蚀刻剂通过第一凹槽110以及第二凹槽111与蚀刻牺牲层105接触，以 对蚀刻牺牲层105进行蚀刻。化合物半导体衬底103由此与功能区域101以及102分离。 如图1C所示制备了具有第一功能区域101和第二功能区域102的第一衬底100。可以重新 使用分离的化合物半导体衬底103，以在其上新形成具有化合物半导体层的功能区域。在第 一凹槽110或凹槽111深的情况下，有可能的是，通过蚀刻AlAs等的蚀刻牺牲层而生成的 气体（氢气）的气泡可能使得凹槽的出口部分闭合。在此情况下，可以将超声波连续地或 间歇地应用于蚀刻剂或化合物半导体衬底。此外，可以将用于降低润湿角的润滑剂或醇添 加到蚀刻剂（例如氢氟酸），以在蚀刻期间抑制或者消除气泡。
[0043] 如以下示例中所描述的那样，制备具有经由释放层放置在第一衬底上的功能区域 的第一衬底的方法不限于上述方法。例如，制备第一衬底的方法可以是：将流体吹送到衬底 结构的界面可分离或释放层的一侧或其附近，以自此分离衬底103。
[0044] 在下一步骤中，预定厚度的接合层205附着在将要有选择地移设的第一功能区域 101以及第一功能区域101将要移设到的第二衬底200的区域中的至少一个上（上述第一 步骤）。在该实施例中，如图2A和图2B所示，接合层205放置在具有驱动器电路的硅衬底 的第二衬底200上。初始地，如图2A所示，接合层205(例如有机绝缘层）形成在第二衬底 200上。然后，仅对于第二衬底200上第一功能区域101的移设期待区域执行通过抗蚀剂 206进行的掩模。如图2B所示，通过化学蚀刻或RIE执行蚀刻，以仅在第二衬底200的移 设期待区域上形成接合层205，并且通过灰化机（asher)等移除抗蚀剂206。在此，接合层 205的厚度大约是2.0微米，并且其表面是足够平滑的。通过这样的厚度，当第一功能区域 101接合到接合层205时，可以防止第二功能区域102对于第二衬底200的表面的强压力。 [0045] 在本发明中，接合层205的厚度大约处于从1. 0微米至10微米的范围。在小于 l.O微米的厚度的情况下，接合效果降低。在大于IO微米的厚度的情况下，有可能的是，在 功能区域移设到第二衬底之后，当功能区域电利用金属线连接到第二衬底上形成的驱动器 电路等时，引起在各台阶处的引线破裂等的问题。此外，该实施例的移设方法可以包括以下 步骤：根据需要，在除了将要移设第一功能区域IOI的区域之外的第二衬底200的区域中的 表面上形成预定不平坦性（unevenness)208，如图2B所示（上述第四步骤）。 [0046] 通过这种不平坦性208，即使在接合时因应力等而导致第二功能区域102与第二 衬底200的表面接触，也可以更有效地防止第二功能区域102与衬底200之间的接合。例 如，可以通过当形成接合层205时执行的过蚀刻来形成不平坦性208。与接合层205的表面 相比，不平坦性208的表面足够粗糙。例如，接合层205的表面的平滑度Rpv(不平坦性的 最大峰谷差）在大约2nm以下，Ra(平均峰谷差）在大约0. 2nm以下。与之对照，不平坦性 208的表面粗糙度Rpv可以在大约2nm以上，不平坦性208的Ra可以在大约0. 2nm以上。 [0047] 如上所述，多个岛状功能区域101和102设置在第一衬底100上所放置的释放层 115上。在该示例中，不平坦性208形成在第二衬底200上的上述区域的表面上。 [0048] 在该实施例中，以有机材料来形成接合层205。作为有机材料，存在聚酰亚胺(polyimide)等。也可以使用环氧基接合层（印oxy-based bonding layer)。替代上述有 机材料层，也可以使用旋涂聚合体（spin-on-polymer)或有机旋涂玻璃（spin-on-glass, S0G)。在这些材料中，甲基自由基（methyl radical)、乙基自由基（ethylradical)、苯基自 由基（phenyl radical)等被添加到无机绝缘氧化层（比如硅氧化物层），并且可塑性由此 被增加。例如，在电路区域形成在第二衬底200的硅衬底上和/或其中时，可以执行以下处 理。使用有机S0G，将用于增加电路区域上的平坦性的氧化硅绝缘层形成在第二衬底200达 到预定厚度，并且对其进行构图。氧化硅绝缘层在大约ioo摄氏度的预烘焙温度下具有给 定粘度。
[0049] 在本发明中，在预烘焙处理之后的接合层205的表面的这种粘度有利于以下接合 步骤中的有效接合。通常，粘结度（粘度）被认为因有机绝缘材料（例如旋涂聚合体）中包 含的水解自由基的硅烷醇基团（silanol group)、有机成分的烷氧基基团（alkoxy group) 等而出现。当以处理温度进行脱水縮合反应时，这些组分可以产生各晶片或器件之间的结 合或接合强度。关于可塑性，有机组分中的非水解自由基有助于在高温（> 400摄氏度） 时材料的可塑性的稳定性。接合的关键因素被认为是表面平坦性和颗粒。与之相关的是， 具有器件结构的下层和有机接合表面的平坦性可以因具有可塑性和粘接度的有机绝缘层 的存在而被放松。
[0050] 此外，关于颗粒的影响，某些尺寸的颗粒可以因有机绝缘层的可塑性而埋在有机 绝缘层中。相应地，可以基本上消除颗粒的影响。可塑性还极大地用于放松当层厚度增加时 所存储的应变。当用于增加可塑性的有机组分量较小并且相对厚的层（大于一 （1)微米） 被形成时，有可能出现缺陷（比如裂缝）。为此，当将有机SOG中包含的水解自由基和非水 解自由基中的有机组分量设置为大于大约1 ( 一 ）wt.百分比时，可以获得适当的粘度和可 塑性。相应地，甚至具有微米量级厚度的层可以是稳定的层。
[0051] 如上所述，例如，第二衬底200是半导体衬底、硅衬底、其表面上具有氧化层的硅 晶片、设置有期望电子电路（例如驱动器电路）的硅晶片等。在制造包括化合物半导体叠层 的LED的情况下，例如，驱动器电路是用于驱动控制LED的电路。硅衬底可以是表面上具有 外延硅层的衬底以及所谓的CZ晶片。替代硅衬底，也可以使用绝缘体上硅（S0I)的衬底。 [0052] 将描述第二步骤：通过接合层205将第一功能区域101接合到第二衬底200 ;以及 第三步骤：第一衬底100在释放层115与第一功能区域101分离。如图3A所示，在第二步 骤中，第一衬底100上放置的释放层115上的第一功能区域101与接合层205对准，并且接 合至其。如图3B所示，在第三步骤中，第一衬底100在释放层115处与第一功能区域101 分离。在该实施例中，释放层经受预定处理，并且变得可释放。所述预定处理是用于使得释 放层分解或接合强度降低的处理。在此，从透明衬底100的一侧执行UV光的照射，以产生 释放层115的UV可释放粘接层的分解或接合强度降低。因此，第一衬底100与第一功能区 域101分离。由于存在光阻挡层117，因此不对与第二功能区域102对应的释放层115的部 分执行UV照射。因此，释放层115的所述部分仍然不变，并且如图3B所示，第二功能区域 102仍然在第一衬底100上。在第三步骤中，UV激光可以会聚为精细光斑，并且受扫描。 [0053] 在该实施例中，还可以省略光阻挡层117，并且执行完整光照射，从而第一衬底 100可以在释放层115处与第一功能区域101分离。在此情况下，产生释放层115的完全分 解或接合强度的降低，并且接合到接合层205的第一功能区域101借助于第一功能区域101与接合层205之间的这种接合力而与第一衬底100分离。此时，在未接合到第二衬底200 的第二功能区域102的部分中，释放层115的UV可释放粘接层的附着性降低。然而，没有 来自第二衬底200的剥离力作用于第二功能区域102，从而第二功能区域102仍然在第一衬 底100上。
[0054] 当适当地确定条件（例如释放层的材料、照射光的波长、光强度、照射时间等）时， 在保持可靠性的同时，可以通过相对低的成本来容易地执行该方法，而不使用光阻挡层。在 这种完全UV照射的情况下，可以使用i线（365nm)UV灯或用于生成UV光的LED。在此情 况下，通过释放层115的弱化的UV可释放粘接层而仍然在第一衬底100上的第二功能区 域102也可以进一步移设到另一衬底，如下所述。另一衬底可以是第二衬底，第二功能区域 102移设到与已经移设了第一功能区域101的部分不同的第二衬底200的部分。 [0055] 释放层115可以具有另一配置。例如，释放层115可以包括单个UV或热可释放粘 接层、或UV或热可释放粘接层以及压敏可释放粘接层。此外，如图6所示，具有不同特性的 释放层120和121可以附着在第一衬底100上，分别与第一功能区域101和第二功能区域 102对应。例如，一个是UV可释放粘接层，而另一个是热可释放粘接层。或者，一个是第一 辐射可释放粘接层，而另一个是第二辐射可释放粘接层，因与第一辐射可释放粘接层的波 长不同的波长处的光的照射而产生第二辐射可释放粘接层的的分解或接合强度降低。此 外，一个是第一热可释放粘接层，而另一个是第二热可释放粘接层，在与第一辐射可释放粘 接层的温度不同的温度产生第二热可释放粘接层的分解或接合强度降低。释放层的温度可 以通过因激光或UV光的局部吸收而产生的热来控制。根据需要，温度范围可以通过局部冷 却而被更精确地调节。
[0056] 释放层115可以通过真空蒸镀等形成在第一衬底100上，而不使用薄层。更具体 地说，可以通过包含热发泡囊的材料来形成释放层。UV可释放粘接材料可以是交叉链接因 UV能量照射而破坏的材料、或包含能够通过UV光的吸收而发泡的囊的材料。热可释放粘接 材料可以是REVALPHA(NITTO DENKO的产品名称）等。
[0057] 当第二功能区域102移设到又一衬底（该衬底可以是第二衬底）时，可以执行基 本上与用于第一功能区域IOI的移设相同的处理。换句话说，如图4A所示，接合层305(例 如有机绝缘层）形成在第三衬底300上（上述第一步骤），并且仅对第二功能区域102的移 设区域执行通过抗蚀层进行的掩模。然后，通过化学蚀刻或RIE执行蚀刻，以仅在第三衬底 300的移设期待区域上形成接合层305。
[0058] 接下来，如图4A所示，第二功能区域102与接合层305对准，并且接合至其（上述 第六步骤）。如图4B所示，第一衬底100在释放层115处与第二功能区域102分离（上述 第七步骤）。在此，释放层115经受大约170摄氏度的加热，以产生释放层115的热可释放 粘接层的分解或接合强度降低。
[0059] 在接合方法中，在衬底划分为具有多个活性层的多个芯片或分段之后，各芯片可 以连续接合到具有内置器件电路的硅衬底晶片。或者，为了进一步减少处理时间，可以在整 个晶片之间共同执行接合。在本说明书中，分段是包括用于至少构建在功能区域的移设时 确定的电路单元的活性层的区。在本发明中，甚至在不同尺寸的各衬底之间进行移设的情 况下，也可以通过重复多次移设而以很少损耗来移设功能区域。例如，从第一衬底的4英寸 衬底，通过划分衬底形成均包括各区域的多个分段。可以根据第二衬底的尺寸（例如5、6、8或12英寸硅晶片）而密集地布置第一衬底上的功能区域。仅与第一移设区域对应的第一 衬底上的各功能区域中的功能区域有选择地移设到5、6、8或12英寸第二衬底上的第一移 设区域。此后，与第二移设区域对应的第一衬底上的各功能区域中的功能区域有选择地移 设到5、6、8或12英寸第二衬底上的其余第二移设区域。
[0060] 因此，可以通过很少的损耗获得密集布置的功能区域的移设。鉴于经济原因等，这 种方法有利于不同衬底、不同材料以及不同器件之间的移设（例如具有相对较小直径的昂 贵衬底材料与通过大直径可以生产并且可获得的相对低成本衬底材料（比如硅）之间的移 设）。此外，在多个活性层形成在分段上并且各活性层被移设多次的情况下，可以获得大直 径的多个寄主晶片，不同活性层移设到所述多个寄主晶片中的每一个。其经济上的优点可 以不仅仅是通过单个移设所获得的晶片。
[0061] 在图4A和图4B所示的步骤是最终移设步骤的情况下，可以通过使用灰化机 (asher)移除用于形成岛状第一功能区域101和第二功能区域102的抗蚀剂107而将第一 衬底100与第二功能区域102分离。此外，在释放层115仅包括热可释放粘接层的情况下， 在图3A和图3B的步骤中可以局部加热与第一功能区域101对应的释放层115的部分。在 此情况下，不使用光阻挡层117。当具有足够的释放温度差的热可释放粘接层放置在图6所 示的衬底上时，可以更精确地实现选择性移设。
[0062] 释放层115的UV可释放的释放层与热可释放的释放层之间的位置关系可以相反。 例如，在此情况下，在图3A和图3B的步骤中，局部加热与第一功能区域101对应的释放层 115的部分，而不使用光阻挡层117。在图4A和图4B的步骤中，通过来自透明衬底100的 一侧的UV光的照射产生释放层115的UV可释放的释放层的分解或接合强度降低。因此， 第一衬底100与第二功能区域102分离。
[0063] 第一功能区域101和第二功能区域102可以按任何岛状图案而布置在第一衬底 100上。典型地，岛状第一功能区域101和第二功能区域102按图5B所示的预定间距布置 在衬底100上。例如，在此情况下，待接合或者连接到第一功能区域101的区域405按图5A 所示的预定间距布置在第二衬底200上。
[0064] 区域405是包括CMOS芯片区和接合层205的间隔物的区域。在这样的配置中，当 仅第一衬底100上的第一功能区域101移设到用于第二衬底200上的接合层205的间隔物 时，如果满足以下关系1至3，则可以高效地实现移设。 [0065] 1《L (关系1)
[0066] W > w (关系2)
[0067] W+S > w+s (关系3)
[0068] 如图5A和图5B所示，w是所述第一衬底上的所述第一功能区域和第二功能区域中的每一个的宽度，1是每一功能区域的长度，s是功能区域之间的距离，W是待与被移设到
所述第二衬底的第一功能区域连接的区域的宽度，L是所述第二衬底上的区域的长度，S是
所述第二衬底上的区域之间的距离。
所述第二衬底的第一功能区域连接的区域的宽度，L是所述第二衬底上的区域的长度，S是
所述第二衬底上的区域之间的距离。
[0069] 此外，满足以下关系4至6也是有利的。
[0070] 1 = L (关系4)
[0071] W = n * w (关系5)
[0072] W+S = n (w+s)(关系6)[0073] 其中，n是等于或大于2的整数。在此，第一衬底100上密集形成的第一功能区域 101可以重复地（例如n次）有选择地移设到第二衬底200上的接合层205的区域。在此 情况下，当发光层等的功能区域移设到电路器件等时，功能区域的布置方式和可用数量不 受限于电路器件的布置方式。相应地，可以增加可用于形成发光层等的籽衬底的面积的比 率。可以高效使用与硅晶片相比昂贵的化合物半导体晶片。在制造复杂多功能器件集成电 路等中，可以获得有利的经济效果。在此，图5A所示的第二硅衬底200包括具有CMOS芯片 的第三功能区域405，并且第一功能区域101通过接合层205接合或者连接到第三功能区 域。相似地，第三衬底包括第四功能区域，并且第二功能区域102通过接合层接合到第四功 能区域。
[0074] 此外，在图1A所示的籽衬底103上，可以交替地重复形成蚀刻牺牲层和化合物半 导体叠层。在此情况下，可以重复执行化合物半导体叠层到第一衬底的移设。也可以交替 地重复形成蚀刻停止层、蚀刻牺牲层以及化合物半导体叠层。在此情况下，用于籽衬底上外 延生长的热滞后次数的数量不是多个。
[0075] 此外，可以将移设到第二衬底或第三衬底的功能区域完全移设到最终第四衬底。 在此情况下，第二衬底或第三衬底是与第一衬底相似的临时载体衬底，但不是最终移设衬 底。在该移设方法中，执行以下步骤。在第二步骤中，第一功能区域通过在经受给定处理时 变得可释放的第二释放层的接合层接合到第二衬底。例如，以诸如图1A中的释放层115的 释放层来代替图3A中有机绝缘层的接合层205。然后，执行第八步骤至第十步骤。在第八 步骤中，预定厚度的第二接合层放置在第四衬底以及利用第二释放层接合到第二衬底的第 一功能区域中的至少一个上。第二接合层的形成近似相似于上述接合层的形成。不需要构 图。在第九步骤中，第二衬底上的所有功能区域通过第二接合层而接合到第四衬底。在第 十步骤中，所述第二衬底在所述第二释放层处与所述功能区域分离。第二释放层无需是有 选择地可释放的，从而可以通过比上述释放层更简单的结构来制造第二释放层。此外，可以 通过与上述第一衬底的材料相似的材料来形成临时第二衬底，但无需光阻挡层。 [0076] 在该方法中，临时第一衬底100上的多个功能区域分别有选择地移设到多个临时 第二衬底。此后，每一第二衬底上的所有功能区域完全移设到每一最终衬底。虽然由于临 时衬底的数量增加，该方法看似一种迂回方式，但在某些情况下其可以使得工作流平滑，并 且移设可以被高效进行。
[0077] 将描述针对移设方法、LED阵列、LED打印机头和LED打印机的具体示例。 [0078] 将参照图7至图10描述第一示例，其包括以下步骤：制备具有功能区域的第一衬 底。在图7中，标号1000表示衬底（例如化合物半导体衬底、或Ge等的衬底）。标号1009 表示蚀刻停止层，标号IOIO表示蚀刻牺牲层，标号1020表示化合物半导体叠层。标号1025 表示第一凹槽，用于将化合物半导体衬底1000上的化合物半导体叠层1020划分为岛状区 域。可以根据需要提供蚀刻停止层1009。
[0079] 此外，标号2000表示第一衬底（例如硅衬底），标号2005表示第一衬底2000中 形成的第二凹槽，标号2010表示释放层。第三凹槽2006形成在释放层2010中。第三凹槽 2006连接到第二凹槽2005。在该示例中，虽然图7所示的第一凹槽1025的宽度和间距等 于第二凹槽2005的宽度和间距，但可以使得第一凹槽1025的宽度大于第二凹槽2005的宽 度。由于第一凹槽1025应连接到凹槽2005，因此可以有利地使得化合物半导体层的宽度窄于穿透硅衬底2000的凹槽2005之间的距离。第一衬底2000不限于硅衬底。其可以是玻 璃衬底等，如上所述。
[0080] 例如，在图7中，第一凹槽1025的宽度从几微米至几百微米。此外，例如，第二凹 槽2005的宽度从几微米至几百微米。穿透第二凹槽2005可以在50微米以上或在100微 米以上，或在200微米以上，从而可以容易地引入蚀刻剂。然而，这取决于第一衬底2000的 厚度。重要的是确定穿透凹槽2005的位置，从而器件区域尽可能不减少。因此，穿透凹槽 2005的位置可以与具有芯片分离宽度的划线对准。存在的很多情况是：硅电路上的引线接 合盘（见图13)占用大于硅电路的器件的面积。在此情况下，盘区域不能变为移设器件的 区域。因此，当盘区域聚集到硅电路芯片的端部分时，与聚集的盘区域对应的第一衬底的区 域可以用于形成穿透凹槽。
[0081] 图8示出沿着图7中直线al-bl取得的截面。从图8可见，化合物半导体叠层1020 划分为化合物半导体衬底1000上的岛区域。岛区域从其周围区域突出。化合物半导体叠 层1020按期望图案而划分，因此其划分后的形状可以不是图8所示的矩形形状。第一凹槽 1025是化合物半导体叠层1020的各岛区域之间的空间。在图8至图10中，以图7类似的 标号来表示类似图7的元件。
[0082] 图9示出沿着图7中直线a2-b2取得的截面。如图9所示，凹槽2005形成在硅衬 底2000上。半导体衬底凹槽2005是以其间的某些适当间距而形成的。由于穿透凹槽的这 种布置方式，例如，因此硅晶片的刚性并不降级太多。相应地，通过以下处理来促进处理。图 10示出半导体衬底中第一凹槽1025与凹槽2005之间的位置关系、以及化合物半导体叠层 1020的岛区域布置在半导体衬底2000中各凹槽2005之间的部分中的方式。在图10中， 省略释放层2010、蚀刻停止层1009和蚀刻牺牲层1010。如图10所示，当图8的构件和图 9的构件堆叠时，突出岛1020进入各穿透凹槽2005之间的位置。
[0083] 只要突出岛1020可以受支撑，布置方式就不限于图9和图IO所示的布置方式。例 如，可以布置穿透凹槽2005的方式是：其与突出岛1020的纵向方向正交，或者其与突出岛 1020交叉。
[0084] 在该示例中，如上所述，制备包括籽衬底1000、蚀刻牺牲层1010、化合物半导体叠层1020、释放层2010和第一衬底2000的衬底结构。可以通过穿透第一衬底2000和释放
层2010的第二凹槽2005以及第三凹槽2006将蚀刻剂引入该结构。因此使得蚀刻剂与蚀
刻牺牲层1010接触，以执行蚀刻处理，并且分离籽衬底1000与衬底结构。
层2010的第二凹槽2005以及第三凹槽2006将蚀刻剂引入该结构。因此使得蚀刻剂与蚀
刻牺牲层1010接触，以执行蚀刻处理，并且分离籽衬底1000与衬底结构。
[0085] 虽然在图7中第一凹槽1025穿透蚀刻牺牲层IOIO，但第一凹槽1025不是必需要穿透蚀刻牺牲层1010。蚀刻牺牲层IOIO对于蚀刻剂的暴露是重要的。
[0086] 仅根据需要执行蚀刻停止层1009。在及时地精确管理蚀刻的进行程度的情况下，可以省略蚀刻停止层。
[0087] 在上述移设方法中，例如，当制造LED时，形成以下化合物半导体叠层。P-AlAs层 (蚀刻牺牲层）形成在P型GaAs衬底（籽衬底）上，下面的层形成为蚀刻牺牲层上的化合 物半导体叠层。也就是说，P型GaAs接触层、p型AlGaAs覆盖层、p型AlGaAs活性层、n型 AlGaAs覆盖层和n型GaAs接触层被沉积。在牺牲层与化合物半导体衬底之间，AlInGaP可 以形成为蚀刻停止层。
[0088] 当以硫酸来蚀刻GaAs层和AlGaAs层时，蚀刻处理在AlInGaP层处停止。此后，通过盐酸来移除AlInGaP层。当以氨和过氧化氢来蚀刻GaAs层和AlGaAs层时，AlAs可以用作停止层。
[0089] 例如，作为化合物半导体叠层的材料，替代上述GaAs系统，可以使用AlGalnP系、 InGaAsP系、GaN系、AlGaN系或InAlGaN系。
[0090] 此外，可以在化合物半导体叠层上提供金属层和Dm?镜中的至少一个。例如，可以通过Au、Ti或Al来形成金属层。可以根据LED的发光波长来选择金属层的材料。当制造 600nm至800nm的红色系LED时，Au、Ag等可以用作具有高反射性的材料。在接近360nm的 蓝色系LED的情况下，可以使用Al。
[0091] 例如，DBR镜可以包括的结构是：其中，AlAs层和AlGaAs层对于GaAs系化合物半 导体材料交替形成多次。或者，交替形成氧化铝层和Al。.^a。.8As层。因为氧化铝难以通过 外延生长而形成，所以可以通过在O. 2至0. 8之间交替改变A1,G^—xAs中x的值来执行折射 率的调节。
[0092] 此外，当使用化合物半导体叠层制造LED器件时，可以采用同质结型LED替代异质 结型LED。在此情况下，在通过外延生长形成各个层之后，通过以固态扩散方法执行的杂质 扩散而在活性层中形成pn结。为了在接触层与p侧电极或n侧电极之间建立欧姆接触，接 触具有的杂质浓度可以高于将活性层夹在其中的覆盖层的杂质浓度。
[0093] 也是在该第一示例中，由于存在预定厚度的接合层，因此如上所述制备的第一衬 底上的功能区域可以在高精度的情况下有选择地移设到另一衬底。
[0094] 将参照图IIA至图IID描述第二示例，其包括以下步骤：制备具有功能区域的第一 衬底。在图IIA的步骤（界面分离层形成步骤以及半导体层形成步骤）中，半导体层（例 如InGaAs)的界面分离层505通过异质外延生长而形成在籽衬底504(比如Ge衬底）上。 半导体层的晶格常数和/或热膨胀系数不同于衬底504的晶格常数和/或热膨胀系数。然 后，GaAs等的半导体层506形成在界面分离层505上。分离层505对应于上述牺牲层。 [0095] 在图11B所示的接合步骤中，籽衬底504上的半导体层506接合到Si等的第一衬 底507上形成的释放层510，以获得复合结构508。释放层510可以是上述释放层。 [0096] 在图11C所示的分离步骤中，在界面分离层505、和/或界面分离层505与半导体 层506之间的界面、和/或界面分离层505与籽衬底504之间的界面中生成在内表面方向 上延伸的裂缝。因此，半导体层506和第一衬底507与复合结构508分离。在上述步骤中， 半导体层506从籽衬底504移设到第一衬底507。如图11D所示，可以获得衬底结构509， 其包括其上上面具有释放层510以及半导体层506的第一衬底507。
[0097] 在上述步骤中，在界面分离层505、和/或界面分离层505与半导体层506之间的 界面、和/或界面分离层505与籽衬底504之间的界面中以集中方式生成因晶格常数和/ 或热膨胀系数的失配而产生的应变能量。此后，分离诱导力（s印aration inducing force) 被施加到整个复合结构508、或其一部分（例如，界面分离层505、和/或界面分离层505与 半导体层506之间的界面、和/或界面分离层505与籽衬底504之间的界面）。借助于复合 结构508中生成的应变能量，半导体层506和第一衬底507可以与复合结构508分离。凹 槽被形成，以将半导体层506划分为多个岛状功能区域。在图IIB的接合步骤之前，可以形 成凹槽，以将半导体层506划分为岛状功能区域。
[0098] 可以通过单晶材料来形成籽衬底504。例如，替代Ge，也可以通过Al203、SiC、GaAs、InP或Si来形成籽衬底504。具有上述晶格常数和/或热膨胀系数的界面分离层505可 以包括化合物半导体材料（例如InGaAs， GaN， InGaN， AlGaN， A1N， AlAs， AlGaAs， InAlAs， InGaAlP， InGaAsP，或InGaP)。
[0099] 半导体层506可以包括的化合物半导体材料包含例如GaAs， GaN， AlGaAs， InP， InGaN， AlGaN， A1N， AlAs， InGaAs， InAlAs， InGaAlP， InGaAsP，或InGaP的材料。可以通过 Si等的半导体衬底、Al、Cu、Cu-W等的金属衬底、玻璃等的绝缘衬底或塑料等的弹性衬底来 形成第一衬底507。
[0100] 在将半导体层和第一衬底与复合结构508分离的步骤中，可以将流体W(液体或气 体）吹送到界面分离层505或其附近。将流体W注入上述位置可以在复合结构的注入部分 生成裂缝，产生上述分离。
[0101] 也是在第二示例中，由于存在预定厚度的接合层，因此如上所述制备的第一衬底 上的功能区域可以在高精度的情况下有选择地移设到另一衬底。
[0102] 将描述针对通过上述移设方法制造的LED阵列的第三示例。可以通过使用上述移 设方法获得图12所示的LED阵列。图12示出的结构是：其中，驱动电路和LED阵列4000 被连接，并且布置在印刷电路板5000上。可以按以下方式获得驱动电路和LED阵列。如图 5A所示，多个LED器件形成在硅衬底上，通过使用划线（dicing)来划分硅衬底而获取的多 个部分被布置在印刷电路板5000上。每一 LED器件和每一驱动电路的截面结构与下述图 13所示的包括LED发光区域的LED器件和驱动器电路相似。
[0103] 在图12的结构中，多组LED阵列/驱动电路4000被线性（linearly)布置在印刷 电路板5000上。在LED阵列/驱动电路4000中，LED器件和驱动器IC的驱动器件是电连 接的，如图13所示。棒状透镜阵列3000 (例如SLA :自聚焦透镜阵列，Selfoc lens array) 可以根据需要而放置为面对LED阵列4000。因此，可以制造LED打印机头。从线性布置的 LED阵列4000发射的光由棒状透镜阵列3000会聚，以通过LED阵列实现成像。 [0104] 在LED器件构成层形成在硅衬底上而其间插入金属层或DBR镜的情况下，因方向 特性的改进而可以获得精细光斑。在此情况下，可以设置LED打印机头，而无需使用棒状透 镜阵列。
[0105] 在驱动器IC(驱动器电路）和LED器件之间的连接配置中，驱动器IC可以直接内 建于硅衬底中，并且连接到LED器件，如图13所示。在图13的配置中，有机材料的绝缘层 7010 (见图3A和图3B的接合层205)形成在具有构成驱动器IC的MOS晶体管7060的硅衬 底7000上。在绝缘层7010上提供包括化合物半导体叠层的LED发光区域7070。此外，标 号7080表示另一绝缘层，标号7050表示形成MOS晶体管7060的源极区域或漏极区域的引 线接合盘。例如，可以从图3B所示的第二衬底200的结构制造这种配置。 [0106] 图14示出用于矩阵驱动的结构。图14中的发光器件阵列电路8500可以按时间 共享方式而受驱动，以减少电极的数量。在图14中，标号8011表示n侧电极，标号8017表 示P侧电极，标号8021表示n型AlGaAs上的绝缘层，标号8022表示p型GaAs接触层上的 绝缘层，标号8023表示发光区域。
[0107] 可以通过使用本发明的移设方法来实现上述低成本高性能LED阵列和LED打印机 头。
[0109] 在示出LED打印机的配置的示意性截面图的图15A中，可在顺时针方向上旋转的 感光鼓8106放置在打印机主体8100中。在感光鼓8106之上，LED打印机头8104被布置 为使感光鼓曝光。LED打印机头8104包括：LED阵列8105，具有多个发光二极管，每一发光 二极管根据图像信号发射光；以及棒状透镜阵列8101，用于在感光鼓8106上形成每一发光 二极管的辐射图案的图像。由棒状透镜阵列8101具有上述配置。棒状透镜阵列8101使得 发光二极管的成像平面与感光鼓8106的表面一致。换句话说，由棒状透镜阵列实现了发光 二极管的辐射表面与感光鼓的感光表面之间的光学共轭关系。
[0110] 在感光鼓8106周围，静电充电器件8103用于对感光鼓8106的表面进行均匀充 电，显影器件8102用于根据打印机头8104的暴露图案而将调色剂附着到感光鼓8106，以形 成调色剂图像。进一步布置的是：转印静电充电器件8107，用于将调色剂图像转印到转印 材料（比如复印片材）；以及清洁部分8108，用于在转印之后收集感光鼓8106上残留的废 调色剂。
[0111] 此外，在打印机主体8100中，布置的是：片材盒8109，用于容纳转印材料；以及供 纸部分8110，用于将转印材料供给到感光鼓8106和静电充电器件8107之间的位置。此外， 所布置的是：定影器件8112，用于将转印的调色剂图像定影在转印材料上；传送部分8111， 用于将转印材料传送到定影器件8112;以及片材排出盘8113，用于支撑在定影之后排出的 转印材料。
[0112] 将描述LED彩色打印机的示例。LED彩色打印机包括多组LED打印机头、感光鼓、 静电充电器件、以及成像单元，所述成像单元用于通过使用LED打印机头作为光源而在感 光鼓上形成静电潜像。图15B示出LED彩色打印机的示意性配置。在图15B中，标号9001、 9002、9003和9004分别表示品红色（M)、青色（C)、黄色（Y)和黑色（K)的感光鼓。标号 9005、9006、9007和9008表示各个LED打印机头。标号9009表示传送带，用于传送转印材 料，并且使得转印材料与各个感光鼓9001、9002、9003和9004接触。标号9010表示用于供 给片材的对齐辊，标号9011表示定影辊。
[0113] 此外，标号9012表示用于吸附支撑传送带9009上的转印材料的充电器，标号9013 表示电荷消除器件，标号9014表示用于检测转印材料的前沿的传感器。 [0114] 如上所述，由于本发明的移设方法，因此可以高效使用并且重新使用籽衬底（比 如GaAs衬底）。此外，可以在高可靠性的情况下有选择地移设功能区域，因此可以提供低成 本高性能LED阵列、LED打印机头、LED打印机等。
[0115] 本发明可以应用于其中半导体器件布置在半导体衬底上的阵列中的阵列器件、使 用半导体衬底上形成的LED器件的LED打印机、使用半导体衬底上形成的LED器件的显示 装置、光学收发机器件和光学接收机器件的制造等。在光学接收机器件的情况下，可以提供 可靠的扫描仪。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 基于表面等离激元的硅基纳米激光器及其制备方法 | 2020-05-08 | 385 |
| 一种发光二极管外延片及其制备方法 | 2020-05-11 | 238 |
| 一种基于转印技术的平面隧穿场效应晶体管及其制备方法 | 2020-05-13 | 24 |
| 一种基于互补型SiC的新型晶体管器件及其制备方法 | 2020-05-08 | 675 |
| 一种高质量氧化镓薄膜及其同质外延生长方法 | 2020-05-12 | 820 |
| 集成背面垂直型和正面水平型三维磁场探测功能的高温霍尔传感器及其制作方法 | 2020-05-12 | 125 |
| 包含单个晶格匹配的稀释氮化物结的薄膜柔性光电器件及制造方法 | 2020-05-13 | 72 |
| 具有2D材料中介层的外延基板及制备方法和制作组件 | 2020-05-08 | 565 |
| 一种半导体器件纳米线及其制备方法 | 2020-05-12 | 969 |
| 一种增强型AlN/AlGaN/GaN HEMT器件 | 2020-05-08 | 242 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
异质外延热门专利
QQ群二维码
意见反馈
意见反馈