一种半导体器件纳米线及其制备方法
专利汇可以提供一种半导体器件纳米线及其制备方法专利检索，专利查询，专利分析的服务。并且本 发明 公开了一种 半导体 器件 纳米线 的制备方法，包括以下步骤：提供半导体衬底；在半导体衬底中形成浅 沟道 隔离区，浅沟道隔离区之间的半导体衬底为体 硅 鳍结构；选择性去除体硅鳍结构，使体硅鳍结构凹进以形成凹槽；在凹槽处沿半导体衬底表面垂直方向交替堆叠生长具有 刻蚀 选择性的多种 外延 层并进行表面平坦化；使浅沟道隔离区凹进以使交替堆叠生长的多种外延层突出于两侧的浅沟道隔离区；选择性刻蚀其中的一种或几种外延层，保留的外延层构成纳米线结构。还提供一种半导体器件纳米线。本发明通过在半导体衬底上交替堆叠生长不同材料的异质 薄膜 ，减少薄膜中的 缺陷 ，制备高 质量 纳米线结构，有利于不同类型的高迁移率材料导入和集成，提高器件的性能。，下面是一种半导体器件纳米线及其制备方法专利的具体信息内容。
1.一种半导体器件纳米线的制备方法，其特征在于，包括以下步骤：
提供半导体衬底；
在所述半导体衬底中形成浅沟道隔离区，所述浅沟道隔离区之间的所述半导体衬底为体硅鳍结构；
选择性去除所述体硅鳍结构，使所述体硅鳍结构凹进以形成凹槽；
在所述凹槽处沿所述半导体衬底表面垂直方向交替堆叠生长具有刻蚀选择性的多种外延层，并进行表面平坦化；
使所述浅沟道隔离区凹进，以使交替堆叠生长的多种所述外延层突出于两侧的所述浅沟道隔离区；
选择性刻蚀其中的一种或几种所述外延层，保留的所述外延层构成纳米线结构。
2.根据权利要求1所述的半导体器件纳米线的制备方法，其特征在于，形成所述体硅鳍结构方法如下：
在所述半导体衬底上形成掩膜层，所述掩膜层的宽度与预设纳米线的宽度相同；
刻蚀所述半导体衬底上未被所述掩膜层遮挡的区域，形成沟槽；
所述沟槽之间的所述半导体衬底构成所述体硅鳍结构。
3.根据权利要求2所述的半导体器件纳米线的制备方法，其特征在于，形成所述浅沟道隔离区的方法如下：
去除所述体硅鳍结构上的所述掩膜层；
在所述沟槽内填充介电材料，使所述介电材料覆盖所述沟槽及所述体硅鳍结构表面；
回刻蚀所述介电材料，以暴露所述体硅鳍结构的顶面；
填充在所述体硅鳍结构两侧的所述介电材料区构成所述浅沟道隔离区。
4.根据权利要求1所述的半导体器件纳米线的制备方法，其特征在于，选择性去除所述体硅鳍结构时，采用的刻蚀方法为干法刻蚀、HCl CVD热刻蚀、碱性腐蚀中的任意一种或多种的组合。
5.根据权利要求1或4所述的半导体器件纳米线的制备方法，其特征在于，选择性去除所述体硅鳍结构时，所述体硅鳍结构可以部分去除或完全去除或去除深度进入到所述半导体衬底中。
6.根据权利要求5所述的半导体器件纳米线的制备方法，其特征在于，选择性去除所述体硅鳍结构后，去除后的形貌靠近所述半导体衬底的一端的截面可以是水平面、倒梯形面或三角形面。
7.根据权利要求1所述的半导体器件纳米线的制备方法，其特征在于，使所述体硅鳍结构凹进以形成所述凹槽后，还对所述凹槽内的所述半导体衬底表面进行退火处理。
8.根据权利要求7所述的半导体器件纳米线的制备方法，其特征在于，所述退火处理的退火温度为720oC至1050oC，退火时间为3s至600s，退火环境为在H2氛围中。
9.根据权利要求1所述的半导体器件纳米线的制备方法，其特征在于，在所述凹槽处沿所述半导体衬底表面垂直方向交替堆叠生长SiGe外延层和Si外延层，其中生长SiGe外延层o o
的工艺条件为：原位通入HCl，在低温500C至600C、压力10Torr条件下，以 SiH2CL2、Si2H6、GeH6和GeH4为前驱体，减压外延生长SiGe层；生长Si外延层的工艺条件为：在低温500oC至
600oC、压力10Torr条件下，以 HCl和SiH2CL2、或HCl和SiH4、或HCl和Si2H6、或HCl、SiH2CL2和SiH4、或HCl、SiH2CL2和Si2H6、或HCl、SiH2CL2、Si2H6和SiH4为前驱体，减压外延生长Si外延层。
10.一种半导体器件纳米线，其特征在于，包括权利要求1至9任一项所述的半导体器件纳米线的制备方法制备而成。
一种半导体器件纳米线及其制备方法
技术领域
背景技术
发明内容
在半导体衬底中形成浅沟道隔离区，浅沟道隔离区之间的半导体衬底为体硅鳍结构；
选择性去除体硅鳍结构，使体硅鳍结构凹进以形成凹槽；
在凹槽处沿半导体衬底表面垂直方向交替堆叠生长具有刻蚀选择性的多种外延层，并进行表面平坦化；
使浅沟道隔离区凹进，以使交替堆叠生长的多种外延层突出于两侧的浅沟道隔离区；
选择性刻蚀其中的一种或几种外延层，保留的外延层构成纳米线结构。
刻蚀半导体衬底上未被掩膜层遮挡的区域，形成沟槽；
沟槽之间的半导体衬底构成体硅鳍结构。
在沟槽内填充介电材料，使介电材料覆盖沟槽及体硅鳍结构表面；
回刻蚀介电材料，以暴露体硅鳍结构的顶面；
填充在体硅鳍结构两侧的介电材料区构成浅沟道隔离区。
附图说明
图14是本发明中涉及的半导体器件纳米线的剖面结构示意图。
具体实施方式
衬底可以为各种形式的衬底，包括但不仅限于体半导体材料衬底，如体硅衬底、绝缘体上半导体（SOI）衬底、化合物半导体衬底如SiGe衬底等。在以下描述中，为方便说明，以硅衬底1为例进行描述（如图2所示）。实际可以根据需要对衬底进行掺杂，掺杂采用本领域常规技术方案，本发明只对涉及本发明创造性的关键点进行详细阐述。
S201、在半导体衬底上形成掩膜层4，掩膜层4的宽度与预设纳米线的宽度相同；
如图2所示，在本实施例中，对硅衬底1进行构图，以形成脊状物。具体的，通过在硅衬底
1上形成掩膜层4如光刻胶，该掩膜层4被构图为与将要形成的脊状物相对应的形状，例如长条形（垂直于纸面方向延伸）并且保证掩膜层4的宽度与预设纳米线的宽度相同。
如图4所示，在本实施例中，在形成体硅鳍结构3和沟槽5后，去除掩膜层4。采用化学气相沉积（CVD）或原子层淀积（ALD）的方法在沟槽5内填充介电材料如氧化物（例如，氧化硅），使介电材料覆盖在沟槽5及体硅鳍结构3表面。
（1）满足高质量的选择性外延生长；
（2）外延生长的材料之间具有刻蚀选择比。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种省隔离器边发射光器件及制作方法 | 2020-05-08 | 1026 |
| 一种高分散异质界面复合纳米线及其制备方法与应用 | 2020-05-08 | 281 |
| 一种小发散角掩埋异质结DFB激光器的制作方法 | 2020-05-12 | 343 |
| 高压太赫兹应变SiGe/InGaP异质结双极晶体管及其制备方法 | 2020-05-13 | 340 |
| 结晶多纳米片应变沟道FET及其制造方法 | 2020-05-11 | 632 |
| 一种Te/MoS2范德华异质结构及其制备方法和应用 | 2020-05-13 | 854 |
| 一种高质量氧化镓薄膜及其同质外延生长方法 | 2020-05-12 | 820 |
| 多堆叠三维存储器件以及其形成方法 | 2020-05-12 | 622 |
| 一种异质集成单晶钻石薄膜的制备方法 | 2020-05-11 | 504 |
| 一种硅重掺杂氮化镓异质外延的材料结构及应力控制方法 | 2020-05-11 | 734 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
