Fm demodulator

【発明の詳細な説明】 この発明はFM信号の復調器に関するもので、特に被変調信号を直接デイジタル化された語列の形で得る如く構成されたFM復調器に関する。

従来、無線通信機などのIF最終段に続くFM検波回路は変調内容の目的信号をアナログ信号の形にて得ることが主流技術であり、通信機自身が後段においてそれをデイジタル化された形にて必要とする場合でもそこで一旦得られたアナログ信号を適当に処理したのちにA/D変換に付すという回り道をして目的を達していた。 一方ではFM
キャリヤをカウンタ等にて直接カウントする、いわゆるパルスカウント形のFM復調器もあり、これによれば姑息的ながらも一応直接デイジタル出力が得られるが、被復調信号はIF最終段の出口においても狭帯域な性質を顕著に有するので、定時カウント値に対してその変化分として得られる目的信号の分解能とデータレートが最適化され難く、汎用されていない。 また周期計測形の手法も同様な理由で汎用されていない。 これらのカウンタ形のFM
復調器が実用的に動作し得るためにはIF最終段の出口におけるFMの変調率が数十％程度以上にも及ぶ如くに更に低いIF周波数にダウンコンバージョンに付す必要があり、受信機の回路全体の複雑化に輪をかける結果になり好ましくない。

そこで本発明においては上記の回り道や難点を解決せんとするもので、周波数依存性位相差発生回路に続けて位相差比較回路を用いる所までは通常のFM復調回路と同様にしつつ、位相差比較回路の出力を平均化してアナログ信号の形の復調出力を得る代りに、これを平均化せずに定率のクロック信号により時間軸上で量子化し、その結果得られるパルス密度変調の形をした２値信号をカウンタないしはディシメーションフィルタにより並列ディジタル語列の形式に変換し、目的信号を直接ディジタル語列の形式にて得る事を特徴とする。 この様な直接デイジタル復調回路の特徴とする所は、自明の如く、処理手続きの段数の節減による部品点数や費用の節減、小形化、高信頼化などばかりではなく、本質的にアナログ段階を経由しないのでアナログ部品由来の非直線歪、オフセット等の発生、ゲインの変動、ノイズの混入等が避けられる点である。

本発明の構成をさらに明確に述べると、本発明は、復調せんとする入力FM信号を分配されるクオドラチュア同調回路、遅延線路、注入同期発信器、ないしPLL等の周波数依存性位相差発生手段と、該周波数依存性位相差発生手段を経由した入力信号と、経由しない入力信号とを比較してそれらの間の位相差を求める位相比較手段ないし位相検波回路と、該位相比較手段ないし位相検波回路の出力を平均化せずにパルス幅変調の形をしたた２値信号として得る手段と、一定周波数の信号であって入力FM
信号とは相関を持たない参照用クロック信号を別途発生する手段と、該パルス幅変調２値信号を該参照用クロック信号にて時間軸量子化してパルス密度変調の形をした信号とする手段と、該クロックされたパルス密度変調信号の成すパルス列をカウントするカウント手段もしくは低減通過せしめるデシメーションフィルタ手段、とを有して成り、該カウンタないしデシメーションフィルタの出力において元の入力FM信号の変調内容をディジタル化された語列の形で得る如く構成されたことを特徴とする
FM復調器、である。

この様な考え方に類似する歴史的な先例としては、ヒョカン・チャン（Hyokang Chang）氏の発明になる米国特許第４、476、435号ないし本邦特開昭58−212204号があげられる。 しかるに彼の考えでは（本発明との比較において）ここで言うパルス幅変調２値信号（彼の明細書ではこれはPDM信号と呼ばれている）を位相検波器の出口で、“平滑化せずに”得る所までは趣旨として等価であるが、彼はこれを入力信号と同じ周波数の、換言すれば入力信号との関係において強い相関を有するクロック信号にて時間軸量子化し、位相検波器の出力の振幅の変化の方向を示すのみの信号となし、その後にこれを（本発明と同様に）デシメーションフィルタにより処理して並列形式のディジタル語列となしている。 それに引き替え本発明では位相検波器の出力を時間軸量子化するにあたって被検波入力FM信号とは全く相関を有さない、好ましくは入力信号とは周波数的に全く異なる（はるかに高い周波数の）クロック信号にて時間軸量子化している。
本発明と彼の発明の違いはまさにこの点のみであるが、
これは発明物の構成の作用効果に関しては本質的な違いである。

即ち、上記の如き本発明の好ましい構成においては時間軸量子化された信号はまさにパルス密度変調の形をしていて、入力FM信号の各周期において何発かのパルスを生じ、統計的に、その１周期の時間区間内におけるその出現総数と同じ時間区間内における参照クロック信号の総パルス数との比率が、位相比較結果の２値信号のパルス幅変調信号のデューティーレシオに等しい。 しかるに、かかる有限周波数による時間軸量子化のために生ずる広い周波数帯域の量子化雑音を少量伴うが、これを後続の、平均化区間長が入力FM信号の周期より十分長いデシメーションフィルタにより除去するとともに目的とする被変調信号内容を並列形式のディジタル語列に変換して得るものである。

しかるにチャン氏の発明では位相検波結果の非平滑時間軸量子化が入力FM信号と同じ周波数のクロック信号により行われる結果、当然の事として、入力信号の１サイクルにつき高々、また必ず１回の量子化が行われ、そのつど各１個のパルス（の有無）が与えられる。 かかる量子化の結果得られるパルス列は、彼の明細書の述べる通り、（彼の用いるクロック信号（＝入力信号）の変化点における）位相検波結果の（振幅の）変化の方向を表わすのみで、その１サイクル毎に多数のパルスを有してそれ自身で各サイクル毎に密度情報を担える様な形態を有する物ではない。 またかかる意味において使用に耐える結果を得るために統計的に平均化しなければならない区間長は本発明の場合よりもはるかに長い。 換言すれば、
入力信号と時間軸量子化のための参照用クロックとが強い相関を持っているので（同じ周波数である、ビートを生じ得る、ということの別な表現に他ならない）、目的とする非変調信号の周波数帯域と重なる統計的不確定性、即ち強いノイズ（一種のビートノイズ）が避けられない。 ひいてはそれに鑑みて必要な程度に後続のデシメーションフィルタを強力で狭帯域な物とせねばならず、
得られる復調結果の帯域幅は非常に制限されざるを得ない。

しかるに返りて本発明の構成の上で本質的な点である、『位相検波結果の非平滑時間軸量子化に際して、参照用クロック信号として入力信号とは相関を持たないような（一定の周波数の）信号を用いる』ことを特徴づけると、量子化するものとされるものとが本質的に相関を持たない事からビートノイズ様のノイズにより擾乱される事はなく、不可避的に随伴する量子化雑音もその周波数スペクトラムは広い帯域に稀薄に分布する結果、目的とする位相検波結果の非平滑時間軸量子化結果の統計量を短時間内に正しく評価でき、結果として後続のデシメーションフィルタはチャン氏の場合に比べてはるかに軽い物で目的を達成でき、それ故にはるかに広い帯域幅の復調結果を容易に得る事ができる事が特徴である。

さらに、本発明の構成の上で本質的な点である『位相検波結果の非平滑時間軸量子化に際して、参照用クロック信号として入力信号とは相関を持たないような（一定の周波数の）信号を用いる』ことの最も好ましい実施例として、『参照用クロック信号として入力信号よりはるかに高い周波数のクロック信号を用いる』ことをあげねばならない。 この点はチャン氏の先行例からは一切示唆され得ない点であるが、その特長は以下に図面と共に示す実施例の説明により理解されるであろう。

以下図面を援用しつつ本発明の典型的な実施例の１例について解説する。 尚、これはあくまで１つの例であり、本発明の主旨がこの実施例それ自身により拘束されることはない。 経験者、当業者ないし有識者ならば、実施例には本発明の主旨の範囲内で無数の変化形があり得ることは自明に理解され得るであろう。

開示される唯一の図において、入力端子１には被復調
FM信号が到来する。 典型例としては、入力端子１に先行する回路は通常のIFリミッタアンプであり、ほぼ２値信号と見なせるように振幅制限された、例えば455KHz±5K
Hzとかいう仕様のFM信号が与えられる。 これは先ず直接に位相検波回路３の一方の入力端子に入力され、また別の経路でクオドラチュア同調回路２を経由して同じ位相検波回路の他方の入力端子に入力される。 これら２つの入力端子における信号の間にはクオドラチュア同調回路２の与える周波数依存性の位相差が発生する。 位相検波回路の瞬時出力としては両信号の瞬時値の符号の積の符号を有するほぼ２値的な信号が得られるので、結果として、被復調信号の周波数に忠実に関係づけられた変調度のパルス幅変調ないしはパルスデューティ−ファクター変調の形をしたほぼ２値的な信号が得られる。 ここで位相検波回路としては４象限乗算器ないし排他オアゲートが利用され、またその代用として只のアンドゲートやオアゲートもしくはＤ形フリップフロップ等が適切な回路配置により利用され得る。 FM検波回路の構成手法としてはこの様な手法は極く常識的なものである。 公知の如くクオドラチュア同調回路を用いる代りに、遅延線路、注入同期発信器、PLL回路などを用いてもよい。 ここでは図中の要素２としてあらゆる周波数依存性位相差発生回路が利用され得る。

しかし、アナログ出力を与える通常のFM復調回路ではこの位相検波回路の出力のパルス幅変調２値信号をいきなりローパスフィルタにより丸めてしまう事によりそのデューティーファクタに対応するアナログ信号にするが、本発明ではこれを丸めずにパルス密度変調信号と見なし、以後の扱いを直接ディジタル信号処理に委ねる。
即ち、図の４は２値化回路で、かかる主旨を徹底させるために位相検波回路の出力を完全な２値信号に変換する。 位相検波回路が完全に２値動作の物ならばこれは省略してよい。 続く５はＤ形フリップフロップであり、別途クロック発生回路８から提供されるクロック信号により上記の信号を時間軸上で量子化する。 即ち該クロックの立上がりの時点で２値化回路４の出力が論理値１であればこのフリップフロップの出力Ｑはその時のクロックの１の半サイクルだけ１になり、続く０の半サイクルではリセットされて０に戻る。 しかし該クロックの立上がりの時点で２値化回路４の出力が０ならば次のクロックサイクルまで０であり続ける。

ここでこのクロック信号の周波数は端子１から入力される被復調信号の周波数よりはるかに高く設定される。
例えば455KHzが被復調信号の周波数ならばこのクロックは10ないし20MHz、ないしは関連する論理素子がついてこれる範囲で更に高くしてもよい。 ここで時間軸上で量子化される結果、このＤ形フリップフロップの出力にはクロックされたパルス密度変調信号が得られると理解される。

続く６はカウンタもしくはデシメーションフィルタであり、かくして得られた１回線のパルス密度変調信号を受入れてこれを一定時間カウントするか、もしくは１語１ビットのディジタル信号語列とみなしてこれを低減通過せしめることにより、より遅いクロックレートの並列データとする。 例えばカウンタを用いる場合、分周器７
によりクロックを２の８乗分の１すなわち256分の１に分周してカウント周期とすると、その周期の都度カウント値として最大８ビットに及ぶ、即ち語長として８ビットのデイジタル信号語が得られる。 結果としてこのデイジタル信号語の意味する所はその期間中にて平均されたパルス密度、即ち最初の被復調信号に変調されて乗っていた目的信号の瞬時値である。 位相検波器の出力の段階で強制的に時間軸上で量子化されているにもかかわらず、それによる量子化誤差はこのカウント周期にかんがみて発生確立が平均化され、実用上無害化されている。

カウンタの代りにデシメーションフィルタを用いるならば量子化雑音の影響をさらに低減でき、また結果のデータレートを高く維持しつつ振幅分解能を向上させ得る。 デシメーションフィルタの入力機構をクロックされた取込み手順に従う様に構成しておけば、先行するＤ形フリップフロップ５のクロックの裏拍におけるリセットは省略する事が出来る。 また適切な時間軸上の整合が得られればこのＤ形フリップフロップ５自体を省略してもよい。 ここで適切なデシメーションフィルタとしては、
丁度デルタシグマ形のA/D変換器の内部信号処理に使用される物と同様のものと考えることが出来る。 即ち該フィルタとは、入力データ列が高速にクロックされた１語１ビットの列で、係数列は適切な階調性を持ち、出力が応分に低速クロックに変換された所のトランスバーサルフィルタである。 この場合はその期間中にて重みづけ平均された入力データ列の論理値の出現確立密度が、即ち最初の被復調信号に変調されて乗っていた目的信号の瞬時値が、並列デイジタル語の形で得られる。 一方、単なるカウンタもこれを重みづけ係数がすべて１の単純な区間平均化器と考えるならば、それもまた１種のデシメーションフィルタであると理解される。

いずれにせよ出力端子列９においては最初の被復調信号に変調されていた被変調目的信号の瞬時値が刻々と並列デイジタル語の形で得られ、図示せぬ後続のディジタル信号処理系に引継ぐにあたり従来例の様にアナログ信号として復調されて得られた目的信号を改めてA/D変換に付すという行程を必要としない。 また図の回路はクオドラチュア同調回路の他は全体として比較的簡素なCMOS
等のディジタル集積回路として作製される事ができる。
勿論先行すべきIFリミッタアンプとともに集積化しても良い。

以上の説明で明らかにされた如く、本発明によれば復調後の目的信号の取扱いがディジタル的に行われる無線通信機ないしFMラジオなどにおいて、目的信号に関しては中間的なアナログ段の一切出現しない構成を採用する事が出来、装置の伝達関数の高精度化、ドリフト、オフセット、歪等の遮省、部品点数の節減、回路構成の簡素化、小型化、高集積度化、高信頼化、低電力化などに益する所大である。 尚、先の説明で被復調信号の周波数（455KHzを例示した）とクロック発生器８の発生するクロックの周波数（10ないし20MHzを例示した）との関係を、後者が前者よりはるかに高いと述べたが、それは好ましい一例ではあるが必須の条件ではない。 即ち、本発明の方式原理の上で必須な事は、クロックと入力信号とが本質的に相関を持たない事のみであり、周波数が十分離れていることはその適切な一例でしかない。 かかる如く相関を持たない場合においてのみ、位相検波器の出力のパルス幅変調信号が別のクロックによりクロックされた形でその各論理値の出現頻度を忠実に伝達される事が出来る。 換言すれば、相関が、つまり両者のビートが後続のデシメーションフィルタ（カウンタの場合も含む）
により除去され得る様な、目的信号よりもはるかに高い周波数においてのみ発生する事が許される。

【図面の簡単な説明】

唯一の図は本発明の実施例の一例を示すブロック図である。 これにおいて、各部はすべて本分中に説明されているが、再掲すると以下の通りである。 １……入力端子 ２……クオドラチュア同調回路、ないし周波数依存性位相差発生回路 ３……位相検波回路、ないし４象限乗算器 ４……２値化器 ５……Ｄ型フリップフロップ ６……カウンタまたはデシメーションフィルタ ７……分周回路 ８……クロック発生回路 ９……出力ポート