| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 1 | 用于优化无线网络中多媒体流的前向纠错的方法和系统 | CN200680023476.0 | 2006-05-26 | CN101273570B | 2012-03-21 | C·鲍尔; 蒋文宇 |
| 通过响应于所计算的分组损失概率来调整一组纠错(EC)参数，可以以优选的方式使得通信系统中的分组损失最小化。从应用于一组通信参数的、所得出的算法中得到计算的概率。根据通信系统的柏努利分布业务模型和固定比特率(CBR)业务模型得出算法。收缩-状态模型被用于得出一种用于计算分组损失的近似概率的有效算法。还公开了算法的可选应用。 | ||||||
| 2 | 信号评估设备和信号评估方法 | CN02151841.6 | 2002-12-04 | CN1434448A | 2003-08-06 | 秋山淳; 奥村哲也 |
| 提供一种信号评估设备和信号评估方法，可以一致地测量精确的位差错率，而与数据序列的似然度差(差度量)的分布曲线无关。在借助最大似然率解码对数据序列进行解码的所述信号评估设备中，由路径选择器电路(10)选择至少一对其间距离具有最小值的路径。对于由路径选择器电路(10)选择的路径，由μ和σ计算器电路(13)对差度量计算器电路(9)获得的差度量进行统计处理，以计算位差错率。然后，由校正装置(11，12，14)基于由路径选择器电路(10)所选择路径的测量样本数以及所有样本数校正所述位差错率。 | ||||||
| 3 | 编码率的检测方法以及编码率的检测装置 | CN00804366.3 | 2000-06-27 | CN1342345A | 2002-03-27 | 掛水隆史; 镰田刚弘; 中居祐二 |
| 一种编码率检测方法,用于对所接收的编码信号的给定编码率进行检测。利用具有与第一编码率对应的频率的第一同步信号,对编码信号进行译码,并生成第一译码信号(ST11),判断第一译码信号是否取得了同步(ST12)。当不能取得同步时,只生成具有与第一编码率的差值小于由下限值以及上限值所决定的编码率的容许值的第二编码率所对应的频率的第二同步信号(ST13、ST17)。 | ||||||
| 4 | 信号评估设备和信号评估方法 | CN02151841.6 | 2002-12-04 | CN1236447C | 2006-01-11 | 秋山淳; 奥村哲也 |
| 提供一种信号评估设备和信号评估方法，可以一致地测量精确的位差错率，而与数据序列的似然度差(差度量)的分布曲线无关。在借助最大似然率解码对数据序列进行解码的所述信号评估设备中，由路径选择器电路(10)选择至少一对其间距离具有最小值的路径。对于由路径选择器电路(10)选择的路径，由μ和σ计算器电路(13)对差度量计算器电路(9)获得的差度量进行统计处理，以计算位差错率。然后，由校正装置(11，12，14)基于由路径选择器电路(10)所选择路径的测量样本数以及所有样本数校正所述位差错率。 | ||||||
| 5 | 使用射影分析来评价和最优化纠错码 | CN02803103.2 | 2002-09-30 | CN1476674A | 2004-02-18 | J·S·耶迪达; E·B·苏德斯; J·-P·布朝德 |
| 一种方法评价和最优化待通过噪声信道传输并由迭代消息传递解码器来解码的纠错码。用被模型化为具有多个变量节点和校验节点的二部图的奇偶校验矩阵来表示纠错码。为解码器提供一个组消息传递规则集合。分析解码器以获得包括运算符和运算数的一个密度演化规则集合，该运算符和运算数然后被变换为射影运算符和射影运算数以产生一个射影消息传递规则集合。迭代地将射影消息传递规则应用于由二部图模型化的纠错码，直到达到终止条件。然后通过评价对应的运算数来确定纠错码所选位的错误率。错误率可被传递给最优化器以最优化纠错码。 | ||||||
| 6 | 信息编码和解码的方法和设备,记录介质及其制作方法 | CN00818304.X | 2000-11-11 | CN1423860A | 2003-06-11 | 基斯·A·斯库哈默伊明克 |
| 在本发明的编码设备和方法中,将m位信息字转换为n位代码字,使得编码率m/n大于2/3。n位代码字分为第一类和第二类,并分为第一种和第二种编码状态,这样,如果前一个m位信息字转换为第一类的n位代码字,则m位信息字转换为第一或者第二种的n位代码字,而如果前一个m位信息字转换为第二类的n位代码字,则m位信息字转换为第一种的n位代码字。在一个实施例中,第一类的n位代码字以0结尾,第二类的n位代码字以1结尾,第一种的n位代码字以0开始,第二种的n位代码字以0或者1开始。此外,在该实施例中,n位代码字满足dk约束到(1,k),这样,在连续的1之间,最少有一个0,最多有k个0。 | ||||||
| 7 | CRC/EDC校验器系统 | CN95196066.0 | 1995-09-15 | CN1164941A | 1997-11-12 | C·P·佐克 |
| 当在纠正扫描中正在纠正一块数据时，EDC/CRC校验器(70)执行EDC/CRC校验，借此免除块纠正后的用于EDC/CRC目的的缓冲器访问。在纠正扫描中，累计一个EDC/CRC和，在完成该块的扫描时，块中的零EDC/CRC字节证实已纠正了该块。在块的单一纠正扫描中，将未纠正的最新码字的字节加在累计和上。(必要时)纠正前一码字中与最新码字的字节具有字节同步关系的字节，并(在发生纠正时)将包含用来纠正前一码字的字节的错误模式的错误模式因子也加在累计和上。在示出的实施例中，将块概念化成具有码字的列，字节同步关系为使正在累计一个未纠正的字节时，对紧接的前一码字的对应字节进行纠正。本发明的各实施例能同时处理多个码字。 | ||||||
| 8 | 在一个同时话音与数据通信系统中进行格型编码的方法及装置 | CN94108895.2 | 1994-06-13 | CN1118543A | 1996-03-13 | 威·谦路易斯·贝茨; 高顿·布雷莫; 卢克·J·斯密斯威克; 爱德华·西格芒·祖兰斯基 |
| 一种同时发送基础数据信号和第二话音信号的通信系统，通信系统包括一种误差校正技术，并且该构象信号空间被分成若干个区域，其中这些区域至少之一与另一区域重叠。该基础信号被信道编码以选择该若干区域的特定之一，该区域由基准信号点值所代表。该话音信号被编码以提供信号点矢量，加到基准信号点，从而人为地引入一个误差。尽管如此，基础信号的信道编码使得接收机恢复该原始的选定基准信号点值，当从已收信号点值中减去该值时，则接近于该话音信号。 | ||||||
| 9 | 用于信号源的时滞、增益不平衡和信道响应的系数的联合估计 | CN201611015201.4 | 2016-11-18 | CN107070819A | 2017-08-18 | I.G.巴瓦 |
| 一种测试与测量系统包括：信号创建工具，用于生成复数值激励信号；至少一个波形发生器，用于接收激励信号并且产生至少一对基带信号；测试仪器，用于捕获所述至少一对基带信号并且产生所捕获的基带信号；预补偿系数估计块，用于接收所捕获的基带信号、表征所捕获的基带信号并且生成预补偿系数；以及预补偿块，用于当存在待测设备时向复数值激励信号应用所述预补偿系数。一种表征测试系统的方法包括：生成多色调激励信号；从多色调激励信号产生至少一对基带信号；利用测试仪器捕获所述至少一对基带信号；表征所述至少一对基带信号以生成预补偿系数；以及向应用于待测设备的信号应用所述预补偿系数。 | ||||||
| 10 | 模拟错误产生设备 | CN201110289774.7 | 2011-09-20 | CN102436407A | 2012-05-02 | 福田高利 |
| 本发明公开了模拟错误产生设备。位于由随机数确定的存储器的位置处的信息比特和冗余比特在没有接收错误检测或错误校正的条件下被读取，由随机数确定的比特位置处的比特被反转，并且比特反转后的数据被写到相同存储器的相同地址。基于将以模拟方式产生的错误的类型来适当地设置将要反转的比特的数目(1比特，或2个以上比特，等等)。 | ||||||
| 11 | 信息编码和解码的方法和设备,记录介质及其制作方法 | CN00818304.X | 2000-11-11 | CN100474782C | 2009-04-01 | 基斯·A·斯库哈默伊明克 |
| 在本发明的编码设备和方法中，将m位信息字转换为n位代码字，使得编码率m/n大于2/3。n位代码字分为第一类和第二类，并分为第一种和第二种编码状态，这样，如果前一个m位信息字转换为第一类的n位代码字，则m位信息字转换为第一或者第二种的n位代码字，而如果前一个m位信息字转换为第二类的n位代码字，则m位信息字转换为第一种的n位代码字。在一个实施例中，第一类的n位代码字以0结尾，第二类的n位代码字以1结尾，第一种的n位代码字以0开始，第二种的n位代码字以0或者1开始。此外，在该实施例中，n位代码字满足dk约束到(1，k)，这样，在连续的1之间，最少有一个0，最多有k个0。 | ||||||
| 12 | 用于优化无线网络中多媒体流的前向纠错的方法和系统 | CN200680023476.0 | 2006-05-26 | CN101273570A | 2008-09-24 | C·鲍尔; 蒋文宇 |
| 通过响应于所计算的分组损失概率来调整一组纠错(EC)参数，可以以优选的方式使得通信系统中的分组损失最小化。从应用于一组通信参数的、所得出的算法中得到计算的概率。根据通信系统的柏努利分布业务模型和固定比特率(CBR)业务模型得出算法。收缩－状态模型被用于得出一种用于计算分组损失的近似概率的有效算法。还公开了算法的可选应用。 | ||||||
| 13 | 使用射影分析来评价和最优化纠错码 | CN02803103.2 | 2002-09-30 | CN1312846C | 2007-04-25 | J·S·耶迪达; E·B·苏德斯; J·-P·布朝德 |
| 一种方法评价和最优化待通过噪声信道传输并由迭代消息传递解码器来解码的纠错码。用被模型化为具有多个变量节点和校验节点的二部图的奇偶校验矩阵来表示纠错码。为解码器提供一个组消息传递规则集合。分析解码器以获得包括运算符和运算数的一个密度演化规则集合，该运算符和运算数然后被变换为射影运算符和射影运算数以产生一个射影消息传递规则集合。迭代地将射影消息传递规则应用于由二部图模型化的纠错码，直到达到终止条件。然后通过评价对应的运算数来确定纠错码所选位的错误率。错误率可被传递给最优化器以最优化纠错码。 | ||||||
| 14 | 编码率的检测方法以及编码率的检测装置 | CN00804366.3 | 2000-06-27 | CN1159853C | 2004-07-28 | 掛水隆史; 镰田刚弘; 中居祐二 |
| 一种编码率检测方法，用于对所接收的编码信号的给定编码率进行检测。利用具有与第一编码率对应的频率的第一同步信号，对编码信号进行译码，并生成第一译码信号(ST11)，判断第一译码信号是否取得了同步(ST12)。当不能取得同步时，只生成具有与第一编码率的差值小于由下限值以及上限值所决定的编码率的容许值的第二编码率所对应的频率的第二同步信号(ST13、ST17)。 | ||||||
| 15 | CRC/EDC校验器系统和方法 | CN95196066.0 | 1995-09-15 | CN1113474C | 2003-07-02 | C·P·佐克 |
| 当在纠正扫描中正在纠正一块数据时，EDC/CRC校验器(70)执行EDC/CRC校验，借此免除块纠正后的用于EDC/CRC目的的缓冲器访问。在纠正扫描中，累计一个EDC/CRC和，在完成该块的扫描时，块中的零EDC/CRC字节证实已纠正了该块。在块的单一纠正扫描中，将未纠正的最新码字的字节加在累计和上。(必要时)纠正前一码字中与最新码字的字节具有字节同步关系的字节，并(在发生纠正时)将包含用来纠正前一码字的字节的错误模式的错误模式因子也加在累计和上。在示出的实施例中，将块概念化成具有码字的列，字节同步关系为使正在累计一个未纠正的字节时，对紧接的前一码字的对应字节进行纠正。本发明的各实施例能同时处理多个码字。 | ||||||
| 16 | 为测试或改进现有设备的数字化无线电系统中对差错控制解码器的有效旁路 | CN97194314.1 | 1997-03-11 | CN1217112A | 1999-05-19 | A·S·卡拉拉; R·托伊; R·拉梅斯 |
| 一种包括可选的软决策(例如,差错和消除)通道解码器及一个语音解码器的数字无线电通信系统,通过有效地旁路硬决策通道解码器并允许使用较高性能软决策(例如,最大似然序列估值(MLSE))解码器可使性能得到改善,不需要物理上移去或脱开硬决策通道解码器。这种新的解码器可输送给现有的解码器正确选取的接收到的向量r’,强迫现有的解码器产生一种确定的码字y’和一种确定的位差错估值b’。此技术对在现有无线电设备上试验新的MLSE解码器,或作为一种改进将MLSE解码器扩展到现有的接收机中是有用的。 | ||||||
| 17 | Method and a communication system for controlling the supply of the packet | JP2008520239 | 2006-05-26 | JP5048664B2 | 2012-10-17 | チャン、ウェンユ; バウアー、クラウス |
| 18 | Semiconductor device | JP2003308839 | 2003-09-01 | JP2005078431A | 2005-03-24 | HIRABAYASHI OSAMU |
| <P>PROBLEM TO BE SOLVED: To provide a semiconductor device configured by loading an ECC (Error Correcting Code) circuit and a BIST (Built In Self Test) circuit on a memory configured to surely correct an error by the ECC circuit in an activated state of the ECC circuit and the BIST circuit at a test, and conducting sufficient screening for the ECC circuit and the critical path of the memory. <P>SOLUTION: The semiconductor device is configured by, in a test mode: generating a pseudo error by a pseudo error generator circuit 14 for at least one bit constituting data read from the memory 11; supplying the pseudo error to the ECC circuit 12 to activate the ECC circuit 12; correcting the bit error of the data read from the memory 11; and sending the corrected data to the BIST circuit 13 for testing. <P>COPYRIGHT: (C)2005,JPO&NCIPI | ||||||
| 19 | Apparatus and method for encoding of information, apparatus and method for decoding the encoded information, the method of producing a modulation signal and a recording medium | JP2002543791 | 2000-11-11 | JP2004514367A | 2004-05-13 | ショウハンマー イミンク，キーズ・エー |
| 本発明は、符号化装置及びその方法に関するもので、ｍ−ビットの情報ワードはｍ／ｎの符号化率が２／３よりも大きくなるようにｎ−ビットのコードワードに変換される。 ｎ−ビットのコードワードは、第１類型及び第２類型と、第１の種類及び第２の種類との符号化状態に区分され、ｍ−ビットの情報ワードは、以前のｍ−ビットの情報ワードが第１類型のｎ−ビットのコードワードに変換されたと仮定すると、第１または第２の種類のｎ−ビットのコードワードに変換され、以前のｍ−ビットの情報ワードが第２類型のｎ−ビットのコードワードに変換されたと仮定すると、第１の種類のｎ−ビットのコードワードに変換される。 第１実施形態において、第１類型のｎ−ビットのコードワードは“０”で終了され、第２類型のｎ−ビットのコードワードは“１”で終了され、第１の種類のｎ−ビットのコードワードは“０”から開始され、第２の種類のｎ−ビットのコードワードは“０”または“１”から開始される。 | ||||||
| 20 | Polynomial evaluator for reed-solomon decoder | JP34776896 | 1996-12-26 | JPH1065553A | 1998-03-06 | IM YONG-HEE |
| PROBLEM TO BE SOLVED: To more simplify the structure of a device by simultaneously evaluating the polynomial and differentiation polynomial of error positions in data encoded by using Reed-Solomon codes. SOLUTION: At a polynomial evaluator 100 for evaluating the poly-nomial of error positions, a term update block 130 supplies the respective sets of evaluation terms during respective stages. Besides the differentiation polynomial is simultaneously evaluated by the set of eight evaluation terms from the term update block 130. First of all, at an odd-number next term selection block 200, the group of four odd-number next evaluation terms is selected out of the set of eight evaluation terms as the evaluation terms for error positions, and the group of differentiated evaluation terms is generated by inputting one group of odd-number next evaluation terms to a term change block 210 and multiplying a prescribed number. The differentiation evaluated result is provided by adding four differentiation evaluation terms at a 2nd addition block 170, and the respective differentiation evaluated results are stored in a 2nd output block 180 and used for error correction by a Reed-Solomon encoder. | ||||||
QQ群二维码
意见反馈
意见反馈