1.一种模拟错误产生设备，包括：
信息存储单元，该信息存储单元存储包括信息比特和冗余比特的数据；
读取单元，该读取单元在不执行错误检测或错误校正的情况下从所述信息存储单元中的任意设置的地址读取包括信息比特和冗余比特的数据；以及
回写单元，该回写单元对包括信息比特和冗余比特的所读取的数据中的任意设置的比特位置处的至少一个比特进行反转，并且将比特反转后的数据写回所述信息存储单元中的原始地址。
2.根据权利要求1所述的模拟错误产生设备，还包括：
错误产生间隔设置单元，该错误产生间隔设置单元设置包括所述读取单元的读取操作和所述回写单元的回写操作的一系列操作被重复执行的时间间隔。
3.根据权利要求2所述的模拟错误产生设备，其中：
所述错误产生间隔设置单元包括保存不同时间间隔的多个设置单元，并且能够在从所述设置单元中的一个设置单元切换到另一个设置单元的同时使用所述设置单元。
4.根据权利要求1所述的模拟错误产生设备，其中：
所述信息存储单元包括多个存储器装置；并且
所述设备还包括存储器选择单元，该存储器选择单元能够设置所述存储器装置中的将被执行所述读取单元的读取操作和所述回写单元的回写操作的存储器装置。
5.根据权利要求1所述的模拟错误产生设备，其中，所述读取单元的读取操作和所述回写单元的回写操作在CPU终止对所述信息存储单元的访问之后被执行。
6.根据权利要求1所述的模拟错误产生设备，其中，在所述读取单元的读取操作和所述回写单元的回写操作被执行时，CPU对所述信息存储单元的访问是不被允许的。
7.根据权利要求1所述的模拟错误产生设备，其中，所述任意设置的地址是由在用最大值和最小值限定的范围内生成的随机数指定的。
8.根据权利要求1所述的模拟错误产生设备，其中，所述任意设置的比特位置是由在用最大值和最小值限定的范围内生成的随机数指定的。
9.根据权利要求1所述的模拟错误产生设备，其中：
所述信息存储单元是缓冲存储器；并且
所述读取单元的读取操作和所述回写单元的回写操作针对包括信息比特和冗余比特的数据被执行，其中所述信息比特包含有存储在所述缓冲存储器中的标签部分。
10.根据权利要求1所述的模拟错误产生设备，还包括：
n进制计数器，该n进制计数器能够将n设置为由所述n进制计数器增大的值，其中n是最大值，其中：
当一比特的模拟错误被产生n次时，两个以上比特的模拟错误被产生一次。
11.根据权利要求1所述的模拟错误产生设备，其中，所述读取单元和所述回写单元分别被设置在多个集合中。
12.根据权利要求1所述的模拟错误产生设备，设置有：
具有缓冲存储器装置的多个CPU；以及
向所述多个CPU中的多个缓冲存储器装置分配地址并且随机生成所述地址的机制。
13.一种半导体装置，包括：
根据权利要求1所述的模拟错误产生设备。
14.一种在信息设备中产生模拟错误的方法，其中该信息设备具有存储包括信息比特和冗余比特的数据的信息存储单元，该方法包括：
在不执行错误检测或错误校正的情况下，从所述信息存储单元中的任意设置的地址读取包括信息比特和冗余比特的数据；
对包括信息比特和冗余比特的所读取的数据中的任意设置的比特位置处的至少一个比特进行反转，并且将比特反转后的数据写回所述信息存储单元中的原始地址。