子分类：
- H03M1/00： 模/数转换;数/模转换(模拟值转换到差分调制或相反转换入H03M3/00)
- H03M11/00： 与键盘或类似装置有关的编码,即操作键位置的编码(键盘开关设备,编码器的结构连接和键盘的结构连接入H01H13/70,H03K17/94)
- H03M13/00： 用于检错或纠错的编码、译码或代码转换;编码理论基本假设;编码约束;误差概率估计方法;信道模型;代码的模拟或测试(用于模/数,数/模或代码转换的检错或纠错入H03M1/00至H03M11/00;专用于数字计算机的入G06F11/08,用于基于记录载体和传感器之间相对运动的信息存储入G11B,例如G11B20/18,用于静态存储器的入G11C;在传输系统中检错或纠错的使用入H04L1/004,在电视系统中的入H04N7/0357)
- H03M2201/00： 涉及A/D或D/A转换的索引
- H03M3/00： 模拟值转换到差分调制或相反转换
- H03M5/00： 单个数字表示形式的转换
- H03M7/00： 把用给定序列的数字或给定数目的数字来表示信息的码,转换到用不同序列的数字或不同数目的数字来表示相同信息{或相似信息或信息的一个子集}的码
- H03M9/00： 并行/串行转换或相反转换(其中的信息逐级移动的数字存储器本身入G11C19/00)
- H03M99/00： 本小类其他组不包含的技术主题
| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 161 | 固态成像装置 | CN201310240109.8 | 2013-06-18 | CN103516365B | 2017-03-29 | 吉田大介 |
| 公开了固态成像装置。提供了一种包括AD转换器和像素阵列的固态成像装置。AD转换器执行斜坡比较和逐次逼近。AD转换器通过执行斜坡比较和逐次逼近中的一个作为前比较操作、然后在通过前比较操作缩窄后的范围内执行另一个作为后比较操作来确定数字值。像素阵列将与像素的复位电平对应的基准信号以及具有图像信息的图像信号供给到AD转换器。当基准信号被供给时，AD转换器执行后比较操作而不执行前比较操作。 | ||||||
| 162 | 上行基带信号压缩方法、解压缩方法、装置和系统 | CN201180003839.5 | 2011-09-30 | CN103348645B | 2017-03-29 | 刘晟; 余荣道 |
| 本发明实施例公开了一种RRU，对经过资源块去映射后得到的PUSCH信号进行IDFT，由于SC-FDMA调制的极低峰均比特性，此时IDFT后的信号具有极低的峰均比，信号的幅度范围变化很小，对IDFT后的信号做幅相转换，用幅度和相位来表示，然后分别进行幅度量化和相位量化，分别得到量化后的幅度信号和相位信号。相应地，本发明实施例还提供一种BBU、上行基带信号压缩方法、解压缩方法、和基站系统。通过上述技术方案，可以较大降低基带信号传输的带宽，提高资源利用效率。 | ||||||
| 163 | 用于错误校正数据的偏移选择 | CN201580038992.X | 2015-06-25 | CN106537832A | 2017-03-22 | 苏巴辛格哈·夏敏达·苏巴辛格哈; 文卡特什·克里希南; 维韦克·拉金德朗; 芬卡特拉曼·S·阿提; 坎卓·莫利·波力斯堤 |
| 本发明揭示一种方法，所述方法包含在第一装置的解码器处，确定对应于第一特定包和第二特定包之间的偏移的偏移值。所述第一装置包含去抖动缓冲器。所述方法还包含向第二装置的编码器发射所述偏移值，以使得所述第二装置能够基于所述偏移值而向所述第一装置发送包。 | ||||||
| 164 | 包括异步时间交错数字化器的测试和测量仪器 | CN201210235698.6 | 2012-05-26 | CN102798746B | 2017-03-22 | D·G·克尼林 |
| 本发明涉及包括异步时间交错数字化器的测试和测量仪器。一种测试和测量仪器，包括：分离器，被配置成将具有特定带宽的输入信号分离成多个分离信号，每个分离信号基本上包括所述输入信号的整个带宽；多个谐波混频器，每个谐波混频器被配置成将多个分离信号中的相关联的分离信号与相关联的谐波信号进行混频以生成相关联的混频信号；以及多个数字化器，每个数字化器被配置成对所述多个谐波混频器中的相关联的谐波混频器的混频信号进行数字化。与所述谐波混频器相关联的至少一个谐波信号的一阶谐波与至少一个数字化器的有效采样率不同。 | ||||||
| 165 | 译码方法及装置 | CN201110177460.8 | 2011-06-28 | CN102857233B | 2017-03-15 | 杜文亮 |
| 本发明公开了一种译码方法及装置。其中，该方法包括：第一译码器对物理下行控制信道的软信息进行译码，得到第一译码结果及物理下行控制信息的属性信息；第二译码器根据物理下行控制信息的属性信息对上述软信息进行译码，得到第二译码结果；将第一译码结果与第二译码结果进行比较，在第一译码结果与第二译码结果一致的情况下，确定第一译码器对软信息进行译码成功。通过本发明，可以提高物理下行控制信道(PDCCH)译码的准确性和用户设备的系统性能。 | ||||||
| 166 | 编解码比特流的方法和装置 | CN201180072369.8 | 2011-07-18 | CN103814396B | 2017-03-08 | 江文斐; 蔡康颖; 陈志波 |
| 在3D网格编码时，通过基于空间树的方法来压缩几何数据。从用于编码3D网格模型的基于空间树的方法的树结构的遍历产生的比特流具有对称的特殊冗余，利用它来进一步改进网格模型压缩。一种编码比特流的方法，包括以下步骤：定义（51）二进制码元的至少第一和第二码元组，S1是S2的子集；确定（52）该比特流内的第一区段J1,J2）、第二区段（K1）和第三区段（N1,N2,N3），其中第一区段具有Th1个或更多个连续S1码元，第二区段具有Th2个或更多个连续S2码元；编码54）该比特流，其中，使用不同的代码来编码54A,54B,54C）第一区段、第二区段和第三区段；并且编码（55）指示该比特流中第一、第二和第三区段之间的边界位置的值（C1）。 | ||||||
| 167 | 用于产生数字信号的方法和变频器 | CN201280049405.3 | 2012-08-07 | CN104012005B | 2017-03-01 | D.迪斯特贝格; H.博尔歇丁 |
| 用于根据借助于变频器基于脉宽调制产生的模拟信号(IA，UA)产生数字信号（DS）的方法，其中数字信号对应于脉宽调制的周期持续时间上的模拟信号的平均值，其具有下列步骤：取决于模拟信号借助于西格马-德耳塔-调制器(1)产生具有预定比特重复持续时间(BW)的比特流(BS(i))并且在具有至少与脉宽调制的周期持续时间一样大的持续时间的时间间隔期间：将比特流的各自的比特(BS(i))与所属评定系数(BK(i))相乘以产生各自的比特-评定系数-乘积以及累加各自的比特-评定系数-乘积，其中总和表示数字信号。 | ||||||
| 168 | 用于发送和接收信号的装置以及用于发送和接收信号的方法 | CN201310637166.X | 2009-05-12 | CN103595687B | 2017-03-01 | 高祐奭; 文相喆 |
| 本发明涉及一种用于发送和接收信号的装置以及用于发送和接收信号的方法。本发明的一个方面涉及一种接收包括前导码的信号的方法，所述前导码的带宽和接收机的调谐器的带宽相同。 | ||||||
| 169 | 输出装置 | CN201310063268.5 | 2013-02-28 | CN103297027B | 2017-03-01 | 山口正人 |
| 本发明公开了一种输出装置。该输出装置接收数据信号，与时钟信号同步地输出与数据信号对应的输出信号，并且包括驱动单元，该驱动单元被配置为驱动输出输出信号的输出缓冲器。该驱动单元包括使用同一电源运行的信号切换单元以及第一和第二驱动电路。该信号切换单元根据数据信号的电平将时钟信号输入到第一和第二驱动电路中的一个，并且，第一和第二驱动电路中的一个向输出缓冲器输出驱动信号，其电平根据时钟信号的电平的改变而变化。 | ||||||
| 170 | AD转换电路和摄像装置 | CN201210193330.8 | 2012-06-12 | CN102832936B | 2017-03-01 | 萩原义雄 |
| 本发明提供AD转换电路和摄像装置。斜波部19）生成随着时间经过而增大或减小的参照信号。比较部（109）对作为AD转换对象的模拟信号和参照信号进行比较，在参照信号相对于所述模拟信号满足规定条件的定时，结束比较处理。主计数部（18）进行计数并输出计数值。锁存部108）在与第1模拟信号的比较处理的结束对应的第1定时对第1计数值进行锁存后，在与第2模拟信号的比较处理的结束对应的第2定时对第2计数值进行锁存。列计数部（103）根据构成保持在锁存部（108）中的第1计数值的各比特的值而设定了初始值后，依次对构成保持在锁存部108）中的第2计数值的各比特的值进行计数。 | ||||||
| 171 | 用于基于塑料光纤的数据通信的适应性错误校正码的编码方法及装置 | CN201210062340.8 | 2012-03-09 | CN102684830B | 2017-03-01 | 鲁本·佩雷斯·德·阿兰达·阿隆; 索; 卡洛斯·帕尔多·比达尔 |
| 本发明涉及用于基于塑料光纤传输数字数据的高效率编码和调制系统。特别地，数字信号通过三层陪集编码(three-level coset coding)编码。系统的频谱效率可通过选择将在每层中处理的位数配置。第一层将二进制BCH编码应用至数字数据并且通过星座映射和晶格变换执行陪集分割。类似地，第二层应用另一二进制BCH编码，其可以通过具有基本相同编码率的两个BCH码根据期望配置选择性地执行，对不同尺寸的码字操作。第三层不被编码。第二层和第三层经过映射和晶格变换。在多层的相加之后，执行二阶晶格变换，以获得零均值星座。然后，进一步调制从这样的三层陪集编码器输出的符号。 | ||||||
| 172 | 利用向量行分组的结构化LDPC设计操作发送器的设备及方法 | CN201210075946.5 | 2005-07-18 | CN102638274B | 2017-03-01 | 宇菲·W·布兰肯希普; T·基思·布兰肯希普; 布赖恩·K·克拉松 |
| 建议了一种结构化的奇偶校验矩阵H，其中H是基础矩阵Hb的扩展。基础矩阵Hb包括区段Hb1和区段Hb2。区段Hb2包含具有权重wh＞＝3的列hb和具有双对角结构的H′b2，对于H′b2中在行i、列j的矩阵元素，当i＝j时，该矩阵元素等于1，当i＝j+1时，该矩阵元素等于1，在其他情况下，该矩阵元素等于0。布置hb和Hb1中的1，使得可形成mb/q个组，在每个组中的Hb的q个行不交叉。进一步，可以对基础矩阵Hb的行做置换，使得每两个相继的行不交叉。 | ||||||
| 173 | 用于监控开断过程的方法和设备,以及继电器组件 | CN200910176196.9 | 2009-09-25 | CN101685137B | 2017-03-01 | 彼得·菲舍尔 |
| 本发明涉及一种用于监控开关元件(3)的开断过程的设备(10)，该开关元件用于接通用于用电设备(4)的电流(I)，该设备包括：检测装置电值；比较装置(6)，用于将该至少一个耗电值与基准值进行比较，预测装置(7)，用于根据比较结果来预测最大开关周期数。(5)，用于检测用电设备(4)的至少一个单独的耗 | ||||||
| 174 | 用于纠错的装置和方法及无源光网络 | CN201680001710.3 | 2016-05-09 | CN106464440A | 2017-02-22 | 罗远秋; 刘翔; 弗兰克·艾芬伯格; 彭桂开; 叶飞; 赵殿博 |
| 本发明公开了一种纠错方法，包括：接收输入数据；通过第一前向纠错码(Forward Error Code，FEC)变换处理所述输入数据；通过第二FEC变换处理所述输入数据；以及生成包括所述第一变换和所述第二变换的输出数据。 | ||||||
| 175 | 流媒体内容的分布式安全数据存储和传输 | CN201580024921.4 | 2015-05-11 | CN106462605A | 2017-02-22 | D·扬诺夫斯基; T·纳默拉德泽 |
| 公开了一种用于数据的分布式存储和分配的方法。将原始数据划分为片段并且对片段进行纠删编码。将划分后的片段分散地存储在多个存储介质上，优选地，所述多个存储介质在地理上彼此远离。当请求访问数据时，通过网络传输片段并将片段重建为原始数据。在某些实施例中，原始数据是从分布式存储器流传输到用户的媒体内容。 | ||||||
| 176 | 一种具有强不等差错保护的Turbo码删余方案设计方法 | CN201610858662.1 | 2016-09-28 | CN106452672A | 2017-02-22 | 邵霞; 张卫党; 穆维新; 叶会英; 李萍 |
| 本发明公开了一种具有强不等差错保护的Turbo码删余方案设计方法，首先基于交织器的长度构造基本删余序列，然后根据交织器的长度和实际要求的码率对基本删余序列进行修改，使得修改后的删余序列的长度和码率等于实际要求的长度和码率，则第一路校验序列的删余序列形成；根据第一路校验序列的删余序列构造第二路校验序列的删余序列，最终组成Turbo码的删余矩阵。本发明能够保证信息序列前段的误比特率曲线具有较强保护能力，同时有效改善信息序列后段误比特率曲线的恶化程度，大大增强了Turbo码的不等差错保护特性。 | ||||||
| 177 | 一种通过矢量处理器实现viterbi解码的方法 | CN201611059469.8 | 2016-11-25 | CN106452461A | 2017-02-22 | 李炜; 陶建平; 刘勇 |
| 本申请提供一种通过矢量处理器实现viterbi解码的方法，该系统利用自定义的Viterbi分支度量指令、Viterbi加比选指令以及Viterbi回溯指令，通过矢量处理器中的矢量运算单元可以实现Viterbi解码。同时本发明还设计了高效的地址指针变换模式，能够方便快速的进行Viterbi输出和输入数据的存取，从而实现高效的Viterbi的解码运算。 | ||||||
| 178 | 二级全并行输入循环左移的LDPC编码器 | CN201610961277.X | 2016-11-04 | CN106452459A | 2017-02-22 | 张鹏 |
| 本发明提供了一种基于二级流水线的QC-LDPC编码器，该编码器包括1个稀疏矩阵与向量的乘法器和1个向量与高密度矩阵的乘法器。稀疏矩阵与向量的乘法器实现稀疏矩阵与向量的乘法运算，向量与高密度矩阵的乘法器采用全并行输入循环左移机制，实现向量与高密度矩阵的乘法运算。整个编码过程划分为2级流水线。本发明提供的QC-LDPC编码器具有工作频率高、吞吐量大等优点。 | ||||||
| 179 | WPAN中二级全并行输入循环左移的LDPC编码器 | CN201610961162.0 | 2016-11-04 | CN106452457A | 2017-02-22 | 张鹏 |
| 本发明提供了一种WPAN中基于二级流水线的QC-LDPC编码器，该编码器包括1个稀疏矩阵与向量的乘法器和1个向量与高密度矩阵的乘法器。稀疏矩阵与向量的乘法器实现稀疏矩阵与向量的乘法运算，向量与高密度矩阵的乘法器采用全并行输入循环左移机制，实现向量与高密度矩阵的乘法运算。整个编码过程划分为2级流水线。本发明提供的WPAN系统中7/8码率QC-LDPC编码器具有工作频率高、吞吐量大等优点。 | ||||||
| 180 | 一种低功耗的逐次逼近模数转换器电路 | CN201610264302.9 | 2016-04-26 | CN106452440A | 2017-02-22 | 李晓 |
| 本发明公开了一种低功耗的逐次逼近模数转换器电路，包括时序控制器、逐次逼近控制逻辑模块、比较器、数模转换器、第一控制开关和第二控制开关，时序控制器与第一控制开关、第二控制开关、逐次逼近控制逻辑模块、比较器连接，比较器输出端与逐次逼近控制逻辑模块数据信号输入端连接，比较器的一个输入端连接第一控制开关，比较器的另一输入端与数模转换器的输出端连接，比较器的另一输入端还与第二控制开关连接，逐次逼近控制逻辑模块的控制信号输出端与数模转换器输入端连接。本发明在转换过程中有选择性关闭比较器从而达到节省功耗的目的，同时不影响模数转换器的转换精度和速度。 | ||||||
QQ群二维码
意见反馈
意见反馈