子分类：
- H03M1/00： 模/数转换;数/模转换(模拟值转换到差分调制或相反转换入H03M3/00)
- H03M11/00： 与键盘或类似装置有关的编码,即操作键位置的编码(键盘开关设备,编码器的结构连接和键盘的结构连接入H01H13/70,H03K17/94)
- H03M13/00： 用于检错或纠错的编码、译码或代码转换;编码理论基本假设;编码约束;误差概率估计方法;信道模型;代码的模拟或测试(用于模/数,数/模或代码转换的检错或纠错入H03M1/00至H03M11/00;专用于数字计算机的入G06F11/08,用于基于记录载体和传感器之间相对运动的信息存储入G11B,例如G11B20/18,用于静态存储器的入G11C;在传输系统中检错或纠错的使用入H04L1/004,在电视系统中的入H04N7/0357)
- H03M2201/00： 涉及A/D或D/A转换的索引
- H03M3/00： 模拟值转换到差分调制或相反转换
- H03M5/00： 单个数字表示形式的转换
- H03M7/00： 把用给定序列的数字或给定数目的数字来表示信息的码,转换到用不同序列的数字或不同数目的数字来表示相同信息{或相似信息或信息的一个子集}的码
- H03M9/00： 并行/串行转换或相反转换(其中的信息逐级移动的数字存储器本身入G11C19/00)
- H03M99/00： 本小类其他组不包含的技术主题
| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 181 | 模拟数字转换器和固体摄像装置 | CN201280066587.5 | 2012-12-14 | CN104040897B | 2017-02-22 | 须川成利 |
| 在按照多个阶段进行模拟数字转换时，在采用逐次比较方式的同时能够得到正确的数字数据。提供一种模拟数字转换器，其具有根据来自计数器(15)的计数信号产生斜坡电压的斜坡波形信号产生部(14)、信号转换部(13)以及控制部压的采样保持电路、根据电容值不同的规定数量的电容的连接组合而输出多个偏置电压的逐次比较电容群(16)以及将斜坡电压和偏置电压中的一方与信号电压进行比较的比较部(17)，控制部(18)根据比较部(17)对偏置电压和信号电压的比较结果和比较部(17)对斜坡电压和信号电压的比较结果生成信号电压的数字信号，并且，根据电容的连接组合和斜坡电压取得逐次比较电容群(16)的校准用数据。(18)，信号转换部(13)具有保持所输入的信号电 | ||||||
| 182 | 能够使用不同压缩配置用于图像质量优化和/或显示缓冲器容量优化的数据处理装置和相关数据处理方法 | CN201580005496.4 | 2015-03-18 | CN106415705A | 2017-02-15 | 朱启诚; 刘子明 |
| 一种数据处理装置包含第一压缩器、第二压缩器、第一输出接口以及第二输出接口。第一压缩器，对帧的输入显示数据的第一部分执行压缩以生成第一压缩的显示数据，其中对输入显示数据的第一部分执行的压缩具有第一压缩配置；第二压缩器，用于对帧的输入显示数据的第二部分执行压缩以生成第二压缩的显示数据，其中对输入显示数据的第二部分执行的压缩具有第二压缩配置；第一输出接口经由显示接口的第一显示端口发送第一压缩的显示数据。第二输出接口经由显示接口的第二显示端口发送第二压缩的显示数据。 | ||||||
| 183 | DTMB中二级全并行输入循环左移的LDPC编码器 | CN201610961253.4 | 2016-11-04 | CN106411326A | 2017-02-15 | 张鹏 |
| 本发明提供了一种DTMB中基于二级流水线的QC-LDPC编码器，该编码器包括1个稀疏矩阵与向量的乘法器和1个向量与高密度矩阵的乘法器。稀疏矩阵与向量的乘法器实现稀疏矩阵与向量的乘法运算，向量与高密度矩阵的乘法器采用全并行输入循环左移机制，实现向量与高密度矩阵的乘法运算。整个编码过程划分为2级流水线。本发明提供的DTMB系统中4/5码率QC-LDPC编码器具有工作频率高、吞吐量大等优点。 | ||||||
| 184 | 基于SerDes技术串行通信系统的编解码方法及装置 | CN201610961572.5 | 2016-11-04 | CN106411322A | 2017-02-15 | 徐小明; 康婕; 赵羽; 项圣文 |
| 本发明提供一种基于SerDes技术串行通信系统中的编解码方法及装置，该方法包括编码步骤：将18位的普通数据分为两个9位的两个原始数据；将两个原始数据分别作为两个编码查找表的初始地址N并转化为2*N+0和2*N+1作为编码查找表的输入地址；根据输入地址输出包含不平衡度信息的第一码字与第二码字；第一码字中“1”的个数大于或等于“0”的个数，第二码字中“0”的个数大于或等于“1”的个数；根据当前码流的运行极性差异值输出选择指示信号；根据选择指示信号在每个查找表输出的第一码字与第二码字中选择一个码字组成下一输出码字。该方案的译码过程是编码的逆过程，实现方法与编码过程类似。本发明在达到输出码流的直流平衡的目标的同时提高传输性能。 | ||||||
| 185 | 一种电力路径规划中数字地形模型压缩方法和设备 | CN201610307972.4 | 2016-05-10 | CN106408660A | 2017-02-15 | 乔新辉; 严研; 郭雷甫; 万明忠; 李凤亮; 许子智; 段来越; 窦晓军; 王芝麟; 王中阳; 李宝昕; 周敏; 常金生; 赵晶辉; 侯文广; 陈子轩 |
| 本发明公开了一种电力路径规划中数字地形模型的压缩方法和设备，包括如下步骤：获取电力规划区域的数字地形模型和路径禁区信息；将数字地形模型和路径禁区信息进行叠加，使路径禁区信息所指示的禁止区域在数字地形模型中被禁止；根据叠加后的数字地形模型生成三角网格数据信息；根据分辨率要求对所生成的三角网格数据信息进行约简采样，生成对应分辨率的压缩地理数据。本发明提出的数据约简方法在大幅减少冗余数据的同时，有效保持数据的特征信息，降低了规划所需要的计算量和资源需求，而且保证规划路径的可行性。 | ||||||
| 186 | 快速辨识的指纹辨识感测器 | CN201610382450.0 | 2016-06-01 | CN106407876A | 2017-02-15 | 徐荣国 |
| 一种快速辨识的指纹辨识感测器，包含一基板、一导电板、一钝化层、一充电电容、一开关组及一类比数位转换器，该导电板设置于该基板上，该钝化层设置于该导电板上并和一手指接近以检测一指纹，该开关组包括一第一开关及一第二开关，该第一开关控制一输入电压对该充电电容进行充电，该第二开关的两端分别电性连接至该导电板以及该第一开关和该充电电容，该类比数位转换器与该充电电容电性连接，该第二开关控制该充电电容进行多次电荷分享，该类比数位转换器根据电荷分享后的一残余电压输出一指纹辨识信号。 | ||||||
| 187 | 扩展听力设备的输入信号的频率范围的方法以及听力设备 | CN201180072307.7 | 2011-07-14 | CN103765779B | 2017-02-15 | 汉斯-尤利·罗克 |
| 本发明针对用于扩展被听力设备所处理的模拟输入信号（i）的可用频率范围的方法和听力设备，该方法包括如下步骤：将该模拟输入信号i）转换成第一输出信号（o1）和中间信号（om），该第一输出信号（o1）具有最终采样率，且该中间信号（om）具有大于该最终采样率的中间采样率；向该中间信号（om）施加带通滤波器单元（31），以获得经滤波的中间信号（omf），该带通滤波器单元（31）的下限截止频率高于该最终采样率的一半，该带通滤波器单元（31）的上限截止频率低于该中间采样率的一半；以及将该经滤波的中间信号（omf）的频谱移动到低于该最终采样率的频率范围，以获得中间输出信号（om2）。 | ||||||
| 188 | 用于提高串行总线系统中的数据传输容量的方法和设备 | CN201280027345.5 | 2012-03-29 | CN103562900B | 2017-02-15 | F.哈特维希 |
| 描述了一种用于在具有至少两个参与的数据处理单元的总线系统中进行串行数据传输的方法，其中所述数据处理单元通过总线交换消息，其中所发送的消息具有根据CAN标准ISO 11898-1的逻辑结构，其中所述逻辑结构包括帧起始位、仲裁字段、控制字段、数据字段、CRC字段、确认字段和帧结束序列，其中所述控制字段包括数据长度码，所述数据长度码包含关于数据字段的长度的信息。在存在第一转换条件的情况下，消息的数据字段可以与CAN标准ISO 11898-1不同地包括多于8个字节，其中在存在第一转换条件的情况下至少部分地与CAN标准ISO 11898-1不同地解释数据长度码的4个位的值以确定数据字段大小。 | ||||||
| 189 | CMMB中二级部分并行输入累加左移的LDPC编码器 | CN201611021683.4 | 2016-11-16 | CN106385263A | 2017-02-08 | 张鹏 |
| 本发明提供了一种CMMB中基于二级流水线的QC-LDPC编码器，该编码器包括1个稀疏矩阵与向量的乘法器和1个向量与高密度矩阵的乘法器。稀疏矩阵与向量的乘法器实现稀疏矩阵与向量的乘法运算，向量与高密度矩阵的乘法器采用部分并行输入累加左移机制，实现向量与高密度矩阵的乘法运算。整个编码过程划分为2级流水线。本发明提供的CMMB系统中3/4码率QC-LDPC编码器具有成本低、吞吐量大等优点。 | ||||||
| 190 | CMMB中二级部分并行输入右移累加的LDPC编码器 | CN201610963870.8 | 2016-11-04 | CN106385262A | 2017-02-08 | 张鹏 |
| 本发明提供了一种CMMB中基于二级流水线的QC-LDPC编码器，该编码器包括1个稀疏矩阵与向量的乘法器和1个向量与高密度矩阵的乘法器。稀疏矩阵与向量的乘法器实现稀疏矩阵与向量的乘法运算，向量与高密度矩阵的乘法器采用部分并行输入右移累加机制，实现向量与高密度矩阵的乘法运算。整个编码过程划分为2级流水线。本发明提供的CMMB系统中3/4码率QC-LDPC编码器具有成本低、吞吐量大等优点。 | ||||||
| 191 | CMMB中二级全并行输入循环左移的LDPC编码器 | CN201610963854.9 | 2016-11-04 | CN106385261A | 2017-02-08 | 张鹏 |
| 本发明提供了一种CMMB中基于二级流水线的QC-LDPC编码器，该编码器包括1个稀疏矩阵与向量的乘法器和1个向量与高密度矩阵的乘法器。稀疏矩阵与向量的乘法器实现稀疏矩阵与向量的乘法运算，向量与高密度矩阵的乘法器采用全并行输入循环左移机制，实现向量与高密度矩阵的乘法运算。整个编码过程划分为2级流水线。本发明提供的CMMB系统中3/4码率QC-LDPC编码器具有工作频率高、吞吐量大等优点。 | ||||||
| 192 | 应用于时间交织模数转换器的校准算法 | CN201610948338.9 | 2016-10-26 | CN106385257A | 2017-02-08 | 周磊; 陈莲 |
| 本发明提供一种应用于时间交织模数转换器的校准算法，包括：通过多路子模数转换器ADC对模拟信号进行采样；通过现场可编程门阵列FPGA(Field-Programmable Gate Array，简称FPGA)对采样后得到的数字信号进行处理，计算误差值；根据计算的误差值进行实时反馈调节；重复上述步骤直至误差值收敛至固定值。本发明采用统计分析与反馈调节的方法，通过FPGA实时处理采样数据，从而得到三项误差值(偏移失配误差、增益失配误差、采样时间间隔失配误差)，然后利用误差值进行实时反馈调节，直到误差值收敛，最终完成时间交织ADC的校准，从而有效的降低了校准算法的复杂度，实现了实时校准，同时节省了的硬件资源的损耗。 | ||||||
| 193 | 逐次逼近模数转换器及其转换方法 | CN201410177109.2 | 2014-04-29 | CN103929178B | 2017-02-08 | 李婷; 李儒章; 张勇; 黄正波; 陈光炳; 王健安; 王育新; 付东兵; 王妍; 王旭 |
| 本发明中公开一种逐次逼近模数转换器及其转换方法，其中该逐次逼近模数转换器包括：带冗余位的分段多级电容阵列、比较器、权重存储电路、编码重建电路以及控制逻辑电路。本发明可以实现降低电路设计的复杂度，节省版图面积和功耗，且不需要辅助电容阵列、辅助开关和控制逻辑，就能精确测量电容失配误差并进行电容失配误差校正。 | ||||||
| 194 | 使用正交调制系统的无线音频设备 | CN201180061906.9 | 2011-12-15 | CN103270698B | 2017-02-08 | M.J.古德森; T.J.昆德曼; J.A.穆尼尔 |
| 一种通信系统，例如无线麦克风，并入正交调制器系统以降低关于传统方式的电力消耗并且本质上大体支持任何二维数字技术。正交调制器系统包括不同子系统，包括数字-模拟变换电路、基带滤波器和正交调制器。数字-模拟变换电路将离散时间样本转换成连续时间信号，并且还包括过采样噪声整形调制器，诸如sigma-delta调制器。基带滤波器随后移除包括采样图像及量化噪声的带外能量。一些电路组件可以包括离散器件，所述离散器件可导致降低正交调制器系统的电力消耗。替代地，一些或所有电路组件的可并入单个电子器件中。例如，可以在一个现场可编程门阵列内实现同相/正交相位(I/Q)转换器和过采样噪声整形调制器。 | ||||||
| 195 | 一种增强模拟链小信号数据采集分辨率的实现电路及方法 | CN201610873091.9 | 2016-09-30 | CN106374928A | 2017-02-01 | 解亚兵; 刘平; 孟锐; 任艳兵 |
| 本发明公开了一种自适应增强模拟链小信号数据采集分辨率的实现电路及方法，包括：低通滤波器、两路信号放大器、采样保持电路、模拟开关、A/D转换器、数字信号处理器和CPU；两路信号放大器分别为第一信号放大器和第二信号放大器；其中，信号经过低通滤波器后经过两路放大电路进行放大后进入采样保持电路；采样保持电路送出第一信号或第二信号经过模拟开关，依次经过A/D转换器、数字信号处理器和CPU进行信号处理；数字信号处理器控制模拟开关送出对应的模拟信号，CPU控制采样保持电路送出对应的模拟信号。本发明使用低成本方案替代高成本方案来增强A/D转换器的分辨率，减小A/D转换器的量化误差，可靠性高，成本低，有很好的工程应用价值。 | ||||||
| 196 | 一种基于FPGA和PowerPC的多通道高速AD系统 | CN201610766944.9 | 2016-08-30 | CN106374927A | 2017-02-01 | 刘宇波; 羊羽 |
| 本发明涉及一种基于FPGA和PowerPC的多通道高速AD系统，包括基于PowerPC的信号母板和至少两个与所述信号母板连接的基于FPGA的信号子板；所述信号母板为信号子板提供同步脉冲、配置ADC采样参数以及发送切换同步操作与实际采样工作模式的命令；所述信号子板根据接收到的命令完成采样工作模式与同步操作的切换，同时通过SERDES接口将采集的数据传输至所述信号母板，且不同信号子板将采集的数据返回母板后仍保持同步。该系统可稳定工作于1.25G的采样频率，板间及板内同步误差在80ps以内，可广泛适用于对采样频率要求较高、多通道信号需要进行精确同步的领域，同时具有可移植性高，硬件走线误差容限大的特点。 | ||||||
| 197 | 一种基于多项式模型的TIADC系统的估计与补偿实现方法 | CN201610806492.2 | 2016-09-05 | CN106374920A | 2017-02-01 | 谭洪舟; 蔡彬; 李宇; 农革 |
| 本发明公开一种基于多项式模型的TIADC系统的估计与补偿方法，属于基于通道传递函数模型的数字后端处理的估计与补偿算法，能够包含任何线性误差，包括但不限于时间误差，增益误差和零极点误差等。因而，基于通道传递函数的校正方法能够把任何线性滤波器的误差的效果转移为频域响应失配误差，本发明实现对高速时间交织模数转换系统的估计与补偿，具有很好的有效性、广泛性和实用性。 | ||||||
| 198 | 一种全数字化的随机采样方法 | CN201410692582.4 | 2014-11-26 | CN104407190B | 2017-02-01 | 黄武煌; 王厚军; 叶芃; 田书林; 曾浩; 邱渡裕; 蒋俊; 张沁川; 杨扩军 |
| 本发明全数字化的随机采样方法，针对在触发点附近波形呈单调变化的待采集信号，利用在待采集信号单调变化波形区域的触发点前后分别采样到的一个采样数据dn、dn+1，然后根据采样数据dn、dn+1进行曲线拟合，拟合曲线与触发电平AT相互交叉点Tr，并且计算出交叉点Tr与其后的第一个采样数据即采样数据dn+1之间的时间距离tL，然后根据各次采集的时间距离tLi进行波形重建，这样，去除了传统等效采集系统中的模拟触发与时间间隔测量电路，简化数据采集系统的电路设计，减小了硬件的复杂度，同时，实现对待采集信号的高采样率采样，得到更多的波形细节。 | ||||||
| 199 | 混合极性码的生成方法和生成装置 | CN201210356670.8 | 2012-09-24 | CN103684477B | 2017-02-01 | 李斌; 沈晖 |
| 本发明实施例提供一种混合Polar码的生成方法和生成装置。该方法包括：获取N×N的第一矩阵和含N个比特的序列，其中N为混合Polar码的码长，第一矩阵的N个行对应于该序列中的N个比特，N为正整数；确定N个比特的可靠性并确定第一矩阵的N个行的重量；根据N个比特的可靠性和第一矩阵的N个行的重量，选择N个比特中的K个比特作为信息比特或选择第一矩阵的K个行构成用于编码的K×N的第二矩阵，以按照信息比特的位置或者按照第二矩阵对信息比特序列进行编码生成混合Polar码；K为待编码的信息比特序列的长度并且不大于N。本发明实施例不仅考虑可靠性，还考虑比特对应的第一矩阵的行的重量，从而能够改善Polar码的性能。 | ||||||
| 200 | 减少的不可校正的存储器错误 | CN201480008297.4 | 2014-03-05 | CN104969193B | 2017-01-18 | K.潘加; P.S.达姆勒; R.森达拉姆; S.卡瓦米; J.M.瓦克; D.里维斯 |
| 不可校正的存储器错误可以通过确定用于存储器阵列的集合的逻辑阵列地址并且至少部分地基于存储器阵列的集合内的至少两个存储器阵列的逻辑位置将逻辑阵列地址变换成至少两个唯一阵列地址来减少。然后分别使用至少两个唯一阵列地址来访问至少两个存储器阵列。 | ||||||
QQ群二维码
意见反馈
意见反馈