模拟数字转换器和固体摄像装置 |
|||||||
| 申请号 | CN201280066587.5 | 申请日 | 2012-12-14 | 公开(公告)号 | CN104040897B | 公开(公告)日 | 2017-02-22 |
| 申请人 | 国立大学法人东北大学; 奥林巴斯株式会社; | 发明人 | 须川成利; | ||||
| 摘要 | 在按照多个阶段进行模拟数字转换时，在采用逐次比较方式的同时能够得到正确的数字数据。提供一种模拟数字转换器，其具有根据来自计数器(15)的计数 信号 产生斜坡 电压 的斜坡 波形 信号产生部(14)、信号转换部(13)以及控制部压的 采样 保持 电路 、根据电容值不同的规定数量的电容的连接组合而输出多个偏置电压的逐次比较电容群(16)以及将斜坡电压和偏置电压中的一方与信号电压进行比较的比较部(17)，控制部(18)根据比较部(17)对偏置电压和信号电压的比较结果和比较部(17)对斜坡电压和信号电压的比较结果生成信号电压的 数字信号 ，并且，根据电容的连接组合和斜坡电压取得逐次比较电容群(16)的校准用数据。(18)，信号转换部(13)具有保持所输入的信号电 | ||||||
| 权利要求 | 1.一种模拟数字转换器，其特征在于，该模拟数字转换器具有： |
||||||
| 说明书全文 | 模拟数字转换器和固体摄像装置技术领域[0001] 本发明涉及模拟数字转换器和固体摄像装置。 背景技术[0002] 以往，公知有动作方式不同的多种模拟数字转换器。作为它们的动作方式，公知有所谓的斜坡计数方式或逐次比较方式。在斜坡计数方式中，在比较器中对模拟信号和电压值以恒定斜率变化的斜坡电压进行比较，从直到这两个电压一致为止的计数值中得到模拟信号的数字值。在逐次比较方式中，一边在比较器中对模拟信号和通过多个电容的组合而生成的参考电压进行比较，一边使参考电压逐渐接近模拟信号，得到此时的比较器的输出，作为模拟信号的数字值。 [0004] 现有技术文献 [0005] 专利文献 [0006] 专利文献1：日本特开2007-243324号公报 发明内容[0007] 发明要解决的课题 [0008] 在如专利文献1那样组合了多个动作方式的情况下，为了实现模拟数字转换器的高速化，逐次比较方式比较好。但是，在逐次比较方式中使用的电容的电容值容易因为制造误差而产生偏差。由此，当偏置电压的电压值不正确时，就得不到正确的数字数据。 [0009] 本发明是鉴于上述问题而完成的，其目的在于，提供一种模拟数字转换器和固体摄像装置，在通过多个阶段进行模拟数字转换处理的模拟数字转换器中，在采用逐次比较方式的同时能够得到正确的数字数据。 [0010] 用于解决问题的手段 [0011] 为达成上述目的，本发明提供以下手段。 [0012] 本发明的一种方式提供一种模拟数字转换器，其特征在于，该模拟数字转换器具有：计数器，其向规定的方向对时钟信号进行计数，并输出计数信号；斜坡波形信号产生部，其根据上述计数信号，产生斜坡波形信号；多个信号转换部；以及控制部，其控制该信号转换部，所述信号转换部分别具有：采样保持电路，其对所输入的信号电压进行采样保持；逐次比较电容群，其具有电容值按照每两倍而不同的规定数量的电容，通过变更这些电容的连接而输出电平不同的偏置电压；电压相加部，其输出将选择了所述斜坡波形信号的电压和所述偏置电压中的一方的选择电压与所述采样保持电路所保持的电压和规定的参考电压中的一方相加起来而得到的相加电压；以及比较部，其将所述相加电压和非相加对象电压进行比较，其中，所述非相加对象电压是所述采样保持电路所保持的电压和所述规定的参考电压中的另一方，所述控制部根据第1数字数据和第2数字数据对所述采样保持电路所保持的电压进行数字转换，并且根据所述逐次比较电容群的所述电容的连接组合和所述斜坡波形信号产生部产生的信号，取得所述逐次比较电容群的校准用数据，其中，所述第1数字数据是根据在所述电容的所述规定数量的连接组合中由所述比较部对以所述偏置电压作为所述选择电压而在所述电压相加部中相加得到的所述相加电压和所述非相加对象电压进行了比较的结果而生成的，所述第2数字数据是根据由所述比较部对以所述斜坡波形信号的电压作为所述选择电压而在所述电压相加部中相加得到的所述相加电压和所述非相加对象电压进行了比较的结果而生成的。 [0013] 根据本方式，采样保持电路保持的电压通过利用比较部与逐次比较电容群生成的多个偏置电压进行比较，一部分由逐次比较方式进行数字转换，并且，通过利用比较部与斜坡波形信号产生部产生的斜坡波形信号进行比较，另一部分由斜坡计数方式进行数字转换。根据这两个数字数据得到输入到采样保持电路中的信号电压的数字信号。 [0014] 在该情况下，通过利用比较部对斜坡波形信号产生部产生的电压值已知的电压和逐次比较电容群的电容产生的偏置电压进行比较，得到包含各电容的电容值偏差信息的校准用数据。通过使用该校准用数据对由逐次比较方式转换得到的数字值进行补偿，可以得到正确的数字数据。 [0016] 发明效果 [0018] 图1是示出本发明的一种实施方式所涉及的模拟数字转换器以及具有该转换器的固体摄像装置的结构的平面图。 [0019] 图2是示出图1的信号转换电路的结构的平面图。 [0020] 图3是示出图2的DAC电路的结构的平面图。 [0021] 图4是说明图1的模拟数字转换器的动作的一例的图。 [0022] 图5是示出图2的信号转换电路对高位比特进行数字转换的动作的一例的图。 [0023] 图6是示出图2的信号转换电路对高位比特进行数字转换的动作的另一例的图。 [0024] 图7是示出图3的DAC电路的变形例的结构的平面图。 [0025] 图8是示出具有图7的DAC电路的变形例所涉及的固体摄像装置的校准动作的流程图。 [0026] 图9是示出图8的流程图的电容26校准例程的流程图。 [0027] 图10是示出图8的流程图的电容25校准例程的流程图。 [0028] 图11是示出图1的固体摄像装置的变形例的结构的平面图。 [0029] 图12是示出图1的固体摄像装置的动作的变形例的时序图。 具体实施方式[0030] 以下，参照附图对本发明的一种实施方式所涉及的模拟数字(AD)转换器1和具有该转换器的固体摄像装置100进行说明。 [0031] 如图1所示，本实施方式所涉及的固体摄像装置100具有：像素阵列(像素部)3，其由多个像素2在行列方向上排列而成；垂直移位寄存器4和水平移位寄存器5，它们从像素2读出信号电压；AD转换器1，其将由这些垂直移位寄存器4和水平移位寄存器5读出的信号电压进行数字转换；以及设置在该AD转换器1周围的周围电路。 [0032] 这些结构中的像素阵列3和2个移位寄存器4、5形成在一个半导体基板100a上，其他结构形成在另一个半导体基板100b上。这两个半导体基板100a、100b在其板压方向上层叠。这样，与在一个半导体基板上形成所有电路的情况相比，可以缩小半导体基板100a、100b的面积，实现搭载固体摄像装置1的装置的小型化。 [0033] 标号6表示从一个半导体基板100a上的水平移位寄存器5向另一个半导体基板100b上的AD转换器1所具有的采样保持电路12(后述)传输信号的配线。配线6可以与像素阵列3的各列对应而设置与列数相同的数量。或者，配线6也可以与多个列对应设置，多个列的像素2的信号由同一个配线6传输。 [0034] 固体摄像装置100通过如下的动作将像素2的信号电压作为数字信号向外部输出。 [0035] 首先，垂直移位寄存器4选择像素阵列3中的第1行的像素2。水平移位寄存器5从由垂直移位寄存器4选择的第1行像素2接收信号电压，并输出给AD转换器1。由AD转换器1从信号电压转换而成的1行的像素2的数字信号被存储在存储电路7后，通过并行串行转换电路8从并行信号转换为串行信号，从LVDS这样的串行数字输出电路9向未图示的外部电路输出。由此，将第1行的像素2的信号电压作为数字信号向外部输出。 [0036] 固体摄像装置100一边逐行地移动由垂直移位寄存器4选择的像素阵列3的行，一边逐行地将像素2的信号电压作为数字信号向外部输出。 [0037] 图中，标号10表示电源电路，标号11表示产生用于驱动各电路的脉冲的脉冲产生电路。 [0038] 接着，详细说明本实施方式所涉及的AD转换器1的结构和作用。 [0039] AD转换器1具有以逐次比较方式对来自像素2的信号电压的高位比特进行数字转换的结构和以斜坡计数方式对来自像素2的信号电压的低位比特进行数字转换的结构。具体而言，AD转换器1具有：多个采样保持电路(信号转换部)12和信号转换电路(信号转换部)13，它们对应像素阵列3的各列而设置；斜坡波形产生电路(斜坡波形信号产生部)14，其向这些信号转换电路13提供斜坡电压(斜坡波形信号)；以及计数器电路(计数器)15，其对时钟信号进行计数。 [0040] 而且，在图1中示出了针对像素阵列3的各列设置1个采样保持电路12和1个信号转换电路13的结构，但是，也可以取而代之，针对像素阵列3的多个列设置1个采样保持电路12和1个信号转换电路13。 [0041] 图2是示出各信号转换电路13的结构的平面图。如图2所示，信号转换电路13具有DAC电路(逐次比较电容群、电压相加部)16、比较器(比较部)17以及控制电路(控制部)18。各信号转换电路13的输入端经由开关SWin连接到对应的采样保持电路12上。 [0042] 比较器17的反转端子被输入来自DAC电路16的输出电压Vdac，非反转端子被输入参考电压V0。参考电压V0例如为0V。比较器17比较电压Vdac和V0这两个电压的大小。作为比较结果，当电压Vdac比参考电压V0小的情况下，比较器17的输出为“高”，当电压Vdac比参考电压V0大的情况下，比较器17的输出为“低”。从比较器17输出的信号电平被锁存电路19锁存。锁存电路19向控制电路18和设置于各信号转换电路13后级的存储电路7输出锁存的信号电平。 [0043] 计数器电路15根据来自控制电路18的指示，对未图示的时钟电路产生的时钟信号开始计数动作。 [0044] 斜坡波形产生电路14与计数器电路15的计数动作的开始同步地在时间轴方向上生成电压值以恒定的斜率变小的斜坡电压Vramp，并向DAC电路16输出。 [0045] 图3是示出DAC电路16的结构的平面图。图3中例示出生成5比特的数字数据的结构的例子。在该结构中，DAC电路16具有7个电容20～26和对应各电容20～26而设置的开关SW0～SW6。当最小的电容20、21的电容值为C时，电容20～26的容量值分别是C、C、2C、4C、8C、16C和32C(C为正的常数)。 [0046] 电容20～26的上侧电极并联连接在开关SWin和比较器17的反转端子之间。具有最小电容值C的一个电容20的下侧电极通过开关SW0的切换与从斜坡波形产生电路14输入了电压Vramp的斜坡输入端子或者接地电压GND连接。其它电容21～27的下侧电极通过开关SW1～SW6的切换与基准电压Vref或者接地电压GND连接。开关SW0～SW6的切换由控制电路18控制。 [0047] 接着，利用图4示出的例子对这样构成的AD转换器1的作用进行说明。 [0048] 水平移位寄存器5读出的一行像素2的信号电压Vin被输入到对应列的采样保持电路12中，并由该采样保持电路12保持。接着，通过将开关SWin关闭，各采样保持电路12向后级的对应列的信号转换电路13输出信号电压Vin。此时，通过控制电路18将SW0～SW6切换到接地电压GND侧。由此，DAC电路16的输出电压Vdac与信号电压Vin相等。此后，通过打开开关SWin，DAC电路16的输出电压Vdac被保持为Vin。 [0049] 接着，控制电路18根据从锁存电路19接收到的信号切换开关SW1～SW6，通过利用比较器17比较电压Vdac和参考电压V0，对信号电压Vin的高位5比特进行数字转换。 [0050] 具体而言，首先，将具有最大电容值32C的电容26的开关SW6切换到基准电压Vref侧。由此，DAC电路16的输出电压Vdac为Vin-Vref/2。比较器17对输出电压Vdac和参考电压V0进行比较。在图4中，Vdac>V0，即Vin [0051] 接着，控制电路18接受来自锁存电路19的“低”的输入，将开关SW6继续连接在基准电压Vref侧，将开关SW5切换到基准电压Vref侧。由此，DAC回路16的输出电压Vdac为Vin-(Vref/2+Vref/4)。比较器17对输出电压Vdac和参考电压V0进行比较。在图4中，Vdac [0052] 接着，控制电路18接受来自锁存电路19的“高”的输入，将开关SW5切换到接地电压GND侧，将开关SW4切换到基准电压Vref侧。由此，DAC电路16的输出电压Vdac为Vin-(Vref/2+Vref/8)。比较器17对输出电压Vdac和参考电压V0进行比较。在图4中，Vdac>V0，即Vin [0053] 这样，控制电路18根据紧挨着的前面的比较器17的比较结果，变更切换到基准电压Vref侧的开关SW1～SW6的组合，从而使电容生成的偏置电压变为Vref/2、Vref/2+Vref/4、Vref/2+Vref/8、...，以逐渐接近信号电压Vin。然后，通过将信号电压Vin与各偏置电压的比较结果即“0”或“1”作为该比特的数字值，得到到高位第5位为止的数字值。 [0054] 这里，如图5和图6所示，控制电路18存储比较器17的输出为“0”时的DAC电路16的数字码(图中，参照涂黑线。)，在比较器17对高位5比特的比较结束后，再次生成与最后存储的数字码对应的输出电压Vdac。由此，通过逐次比较方式的数字转换动作在输出电压Vdac比参考电压V0大的状态下结束。而且，在图5和图6中例示出对4比特进行数字转换的情况。 [0055] 接着，控制电路18以斜坡计数方式对信号电压Vin的低位比特进行数字转换。具体而言，控制电路18将具有最小电容值C的电容20的开关SW0切换到斜坡输入端子侧。与此同时，控制电路18指示计数器电路15开始对时钟信号进行计数。斜坡波形产生电路14接受计数器电路15的开始计数动作，将初始值作为基准电压Vref，输出以恒定倾斜变小的斜坡电压Vramp。比较器17对输入到反转端子的电压Vdac与参考电压V0进行比较，在Vdac>Vramp的期间输出“低”。 [0056] 计数器电路15在从锁存电路19输入“低”的期间，持续对时钟信号的数量进行计数，当来自锁存电路19的输入变为“高”时，停止计数。得到计数器电路15所计数的时钟信号的计数数量作为信号电压Vin的低位比特的数字数据。计数器电路15向存储电路7输出计数数量。 [0057] 通过将以上2个阶段生成的高位比特的数字数据和低位比特的数字数据结合起来，得到信号电压Vin的数字信号。 [0058] 这样，根据本实施方式，通过采用适于高速动作的逐次比较方式，并且在低位的数字转换中采用电路结构简单的斜坡计数方式，减少了占用整体面积和功率消耗的比例较大的电容20～26的数量，可以实现电路小型化和低功率消耗。 [0059] 而且，由于在通过逐次比较方式进行的高位比特的数字转换中DAC电路16输出的最后电压Vdac比参考电压V0大，在此后进行的斜坡计数方式的数字转换中可以确保随时间减小的斜坡电压Vramp与参考电压V0相交。由此，可以确保低位比特的数字转换动作的进行。 [0060] 接着，对本实施方式所涉及的AD转换器1的校准动作进行说明。校准动作可以在每次AD转换器1执行信号电压Vin的数字转换时进行，也可以在接入固体摄像装置100的电源时或者温度等环境变化时等的时刻进行。 [0061] 首先，从斜坡波形产生电路14经由切换到斜坡输入端子侧的开关SW0向电容20的下侧极板施加电压值已知的校正电压Vcal。此时，其它电容21～26的下侧极板通过开关SW1～SW6连接到接地电压GND上。由此，向比较器17的反转端子输入电压Vdac＝-Vcal。以与上述通过逐次比较方式对信号电压Vin的高位比特进行的数字转换一样的方式对校正电压Vcal进行数字转换。同样地，对电压值不同的多个校正电压Vcal进行数字转换。 [0062] 通过数字转换而得到的校正电压Vcal的数字信号被用作电容20～26的校准用数据。即，在电容20～26的电容值存在由于制造误差而产生的偏差的情况下，对校正电压Vcal实际进行数字转换而得到的数字信号与根据校正电压Vcal理论上计算出的数字信号不同。由此，例如在设置于固体摄像装置100的外部的未图示的存储装置中预先存储将这两个数字信号对应起来的表格。由此，可以基于表格将通过AD转换器1得到的高位比特的数字信号补偿为正确的数字信号。 [0063] 这样，根据本实施方式，通过将用于信号电压Vin的低位比特的数字转换的斜坡波形发生电路14也用于校正电压Vcal的生成，不需要以往的额外配备的用于生成校正电压的结构。由此，可以实现进一步的小型化。 [0064] 而且，在本实施方式中，在低位比特的数字转换中，使用了电压值随着时间减小的电压Vramp，但是，也可以取而代之而使用电压值随着时间增大的斜坡电压。在这种情况下，在高位比特的数字转换中，DAC电路16最后的输出电压Vdac只要比参考电压V0小即可。即，控制电路18存储比较器17的输出为“高”时的DAC电路16的数字码，在比较器17对高位5比特的比较结束后，只要再次生成与最后存储的数字码对应的输出电压Vdac即可。 [0065] 而且，可以通过如图7所示的电路方式进行校准。在本实施方式中，如图8的流程图所示，当开始校准动作时，将开关SWinput切换到“2”侧，将开关SWcal切换到“2”侧(步骤S1)，从具有最大电容值32C的电容26开始依次进行校正(步骤S2～S7)。 [0066] 图9示出图8的电容26的校准例程S2。如图9所示，首先，将开关SW6连接到接地电压GND，将开关SW0～SW5连接到基准电压Vref(步骤S21)。通过从斜坡波形产生电路14经由开关SWcal输入电压值已知的校正电压Vcal而求出此时的向比较器17的反转端子输入的电压V261(步骤S22)。 [0067] 接着，将开关SW6连接到基准电压Vref，将开关SW0～SW5连接到接地电压GND(步骤S23)。通过从斜坡波形产生电路14经由开关SWcal输入电压值已知的校正电压Vcal而求出此时的向比较器17的反转端子输入的电压V262(步骤S24)。 [0068] 接着，根据在步骤S22、S24中取得的电压V261、V262来运算电容26的校正数据(步骤S25)。具体而言，如果设电容20～26的电容值的和为Ctot、电容26的电容值为Ctot/2+ΔC26、电容20～25的电容值的和为Ctot/2-ΔC26，则通过以下的式子分别表示电压V261、V262。 [0069] V261＝Vref×(Ctot/2-ΔC26)/Ctot [0070] V262＝Vref×(Ctot/2+ΔC26)/Ctot [0071] 由此，电压V261和电压V262的差为以下所示。 [0072] V262-V261＝Vref×(2×ΔC26/Ctot) [0073] 由此，由于电容26的制造误差而产生的转换误差被求出为(V262-V261)/2，将其用作通过电容26进行转换时的校正数据。 [0074] 接着，通过图8的电容25的校准例程S3对电容25进行校正。如图10所示，首先，将开关SW6和SW5连接到接地电压GND，将开关SW0～SW4连接到基准电压Vref(步骤S31)。通过从斜坡波形产生电路14经由开关SWcal输入电压值已知的校正电压Vcal而求出此时的向比较器17的反转端子输入的电压V251(步骤S32)。 [0075] 接着，将开关SW5连接到基准电压Vref，将开关SW0～SW4连接到接地电压GND(步骤S33)。通过从斜坡波形产生电路14经由开关SWcal输入电压值已知的校正电压Vcal而求出此时的向比较器17的反转端子输入的电压V252(步骤S34)。 [0076] 接着，根据在步骤S32和S34中取得的电压V251、V252来运算电容25的校正数据(步骤S35)。具体而言，如果设电容25的电容值为Ctot/4-ΔC26/2+ΔC25、电容20～24的电容值的和为Ctot/4-ΔC26/2-ΔC25，则通过以下的式子分别表示电压V251、V252。 [0077] V251＝Vref×(3×Ctot/4-ΔC26/2-ΔC25)/Ctot [0078] V252＝Vref×(3×Ctot/4-ΔC26/2+ΔC25)/Ctot [0079] 由此，电压V251和电压V252的差为以下所示。 [0080] V252-V251＝Vref×(2×ΔC26/Ctot) [0081] 由此，由于电容25的制造误差而产生的转换误差被求出为(V252-V251)/2，将其用作通过电容25进行转换时的校正数据。 [0082] 同样地，以与电容25、26同样的方式对电容24～21也进行处理并得到校正数据后，将开关SWinput切换到“1”侧，将开关SWcal切换到“1”侧，结束校准(步骤S8)。 [0083] 而且，在本实施方式中，构成固体摄像装置100的电路分成两个半导体基板100a、100b而形成，但是，也可以如图11所示，取而代之地在一个半导体基板100c上形成。 [0084] 图11所示的例子中，省略了水平移位寄存器5，来自各列的像素2的信号电压Vin被直接输入到采样保持电路12中。 [0085] 而且，在本实施方式中，只说明了对像素2的信号电压Vin进行数字转换的动作，但是，也可以在信号电压Vin的数字转换前对像素2的噪声电压进行数字转换。 [0086] 在将像素2所具有的信号电压Vin复位为0时，伴随着该复位动作而产生噪声电压，该噪声电压被保存在复位后的像素2中。因此，接下来像素2受光而生成的信号电压Vin重叠在噪声电压上，它们的和由水平移位寄存器5读出。由此，在对像素2进行复位后读出噪声电压，此后与噪声电压一起读出像素2受光而生成的信号电压Vin，能够根据它们的差分算出信号电压Vin。 [0087] 这里，固体摄像装置100也可以如图12所示那样进行动作。即，在像素阵列3所排列的m列的像素2中，对第1～m/2列的像素2进行从水平移位寄存器5到采样保持电路12的电压输出动作、数字转换动作和数字信号输出动作。然后，对余下的第m/2+1～m列的像素2进行比第1～m/2列的像素2迟1个步骤的动作。 [0088] 图中，R表示将像素2的电压复位为0的期间，N表示将复位后的像素2的噪声电压读出到水平移位寄存器5的期间，T表示将像素2所具有的光电二极管中积蓄的信号电荷转换为信号电压Vin的期间，S表示将像素2的信号电压Vin和噪声电压读出到水平移位寄存器5的期间。 [0089] 这样，通过根据列将像素2分成两半以时间差进行处理，可以无间断地进行处理。 [0090] 标号说明 [0091] 1 模拟数字转换器 [0092] 2 像素 [0093] 3 像素阵列(像素部) [0094] 4 垂直移位寄存器 [0095] 5 水平移位寄存器 [0096] 6 配线 [0097] 7 存储电路 [0098] 8 并行串行转换电路 [0099] 9 串行数字输出电路 [0100] 10 电源电路 [0101] 11 脉冲产生电路 [0102] 12 采样保持电路(信号转换部) [0103] 13 信号转换电路(信号转换部) [0104] 14 斜坡波形产生电路(斜坡波形信号产生部) [0105] 15 计数器电路(计数器) [0106] 16 DAC电路(逐次比较电容群，电压相加部) [0107] 17 比较器(比较部) [0108] 18 控制电路(控制部) [0109] 19 锁存电路 [0110] 20～26 电容 [0111] 100 固体摄像装置 [0112] 100a，100b，100c 半导体基板 [0113] SWin，SW0～SW6 开关 [0114] Vin 信号电压 [0115] Vref 基准电压 [0116] V0 参考电压 [0117] Vramp 斜坡电压(斜坡波形信号)。 |
||||||
QQ群二维码
意见反馈
意见反馈