技术领域
[0001] 本
发明涉及
反应性离子蚀刻的方法并且尤其，但不完全地涉及深反应性离子蚀刻(DRIE)和类似工艺的改进。
背景技术
[0002] 在微
机电系统(MEMS)领域中，可使用通常称为“博世工艺(Bosch Process)”的DRIE法实现
硅和其它
基板的
各向异性蚀刻。例如这种工艺在美国
专利5,501,893中有描述并且牵涉硅
等离子体蚀刻步骤(通常使用SF6)和包括含氟
聚合物(通常为C4F8)的
钝化步骤之间的交替。钝化步骤期间，使含氟聚合物沉积在所有样品表面。蚀刻步骤期间，优先使用离子辅助
等离子体蚀刻将含氟聚合物从蚀刻形态的底部去除，同时仍保留其在
侧壁上的保护作用。然后可蚀刻在所述形态底部暴露的硅，并且重复所述工艺直至达到所需深度。
[0003] DRIE固有的是称为纵横比依赖性蚀刻(ARDE)的现象，其中蚀刻速率与本文定义为形成形态的深度与宽度之比的纵横比成反比。这导致称为RIE延迟的观察结果，借此同时蚀刻的较小形态比较大形态更浅。向下蚀刻多种形态几何形状至蚀刻停止层时，有必要过蚀刻更宽的形态。这可产生例如“立稳”(或开缺口)以及失去尺寸控制的影响。
[0004] 在MEMS
传感器例如
加速计的生产中尤其值得关注。在WO 2012/076837 A1中公开了MEMS加速计的实例。在这种装置中，硅晶片经显微
机械加工以提供具有多个指状物的活动检验
质量块，指状物与将在使用中固定的一部分晶片的指状物相互交叉。任何
指定检验质量块指状物的一侧与相邻固定指状物之间的间隙与所述检验质量块指状物另一侧及其相邻固定指状物之间的间隙不同。当检验质量块移动时，所述检验质量块指状物与固定指状物之间的间隙改变，这导致指状物之间的容量变化。这可经测量和处理以计算加速度。在
闭环系统中，间隙尺寸的变化产生阻碍检验质量块运动的静电
力。在此类系统中，较宽间隙的宽度(例如15微米)与较窄间隙的宽度(例如5微米)之比大特别可取。可使用现有DRIE工艺，但是以指状物
节距增大为代价，使所述装置更大以提供指定静电力产生相对较大的比例。如果使所述装置更小，则可能出现以上鉴定的立稳、开缺口和失去尺寸控制的问题。
[0005] 当前补偿延迟的建议牵涉主要通过降低压力值优化蚀刻和钝化步骤及参数。然而，补偿DRIE延迟的当前技术以降低蚀刻速率为代价。
发明内容
[0006] 本文公开了一种反应性离子蚀刻基板以形成至少第一和第二蚀刻形态的方法，其中所述第一蚀刻形态具有比所述第二蚀刻形态更大的纵横比(深度:宽度)，所述方法包括以下步骤：在第一蚀刻阶段，蚀刻所述基板以便只将所述第一蚀刻形态蚀刻至预定深度；和此后在第二蚀刻阶段，蚀刻所述基板以便将所述第一和所述第二形态均蚀刻至各自的深度。
[0007] 提供借此相对于低纵横比形态，蚀刻所选高纵横比形态更长时间的第一和第二蚀刻阶段可能导致RIE延迟减少。
[0008] 所述方法可包括将掩蔽材料贴到所述基板的表面以限定与所述第一和第二形态的所需形状相对应的第一和第二孔口。所述第一蚀刻阶段可包括仅通过所述第一孔口选择性蚀刻所述基板以将所述第一蚀刻形态蚀刻至预定深度。此后所述第二蚀刻阶段可包括通过所述两个孔口蚀刻所述基板，从而将所述第一和第二形态均蚀刻至各自的深度。
[0009] 可将每个形态蚀刻至基本上相同的深度或所选不同深度。
[0010] 使用掩蔽时，所述第一蚀刻阶段可包括堵塞所述第二孔口并且将所述基板暴露于反应性蚀刻工艺的步骤，借此在第一蚀刻阶段中仅通过所述第一孔口进行蚀刻。
[0011] 所述堵塞步骤可包括贴上另一种掩蔽材料
覆盖所述第二孔口，并且稍后在第二阶段蚀刻工艺之前将所述另一种掩蔽材料从所述第二孔口去除。
[0012] 在一个实施方案中，相对于所述基板材料，所述另一种掩蔽材料可具有高选择性，以致其可基本上不受第一阶段蚀刻工艺影响。可选地，在另一实施方案中，所述另一种掩蔽材料可选择性较低并且对所述蚀刻工艺更敏感，以致逐渐变薄，然后暴露所述第二孔口，于是发生所述第二阶段蚀刻。
[0013] 虽然以上技术可用于不同蚀刻工艺，但是对各向异性反应性离子工艺有特殊应用，包括交替的蚀刻和钝化步骤。
[0014] 本发明还延伸到通过以上技术蚀刻的基板。
[0015] 在实施方案中，较大纵横比与较小纵横比的比例可介于2.0和3.5之间，例如2.25至3.25，例如2.5至3.0，例如2.6至2.7。因此对于相等深度的形态，(通常是这种情况)较宽形态和较窄形态的相对宽度将具有这些值。
[0016] 所述第二形态从其顶部到其底部宽度上的变化比例小于或等于0.015，例如小于或等于0.01。最小宽度通常将在所述形态的顶部而最大宽度在所述形态的底部，通常宽度从顶部到底部均匀增加。因此例如在100微米深的基板中，从顶部到底部的最大宽度差异可小于1.5微米(对应于0.015的比例)或小于1.0微米(对应于0.010的比例)。当然比例更低是可能的，例如小于或等于0.009、0.008或0.007。
[0017] 所述形态可具有任何所需形状。然而，通常，所述形态将呈在基板上形成的槽，更特别是直槽的形式。
[0018] 所述形态可完全延伸通过所述基板或至其中预定的深度。
[0019] 另外，虽然所述技术可应用于任何装置的生产，但是对MEMS传感器例如加速计的生产有特殊应用。
[0020] 因此本发明还延伸为涵盖通过以上技术生产的MEMS传感器。
[0021] 所述传感器可包括多个相互交叉的指状物，在相邻指状物间限定有通过以上工艺形成的间隙或槽。间隙的深度可能相同，但是间隙的宽度不同，以致各个间隙的纵横比不同。以上对于间隙的相对纵横比和较大纵横比间隙的最大与最小宽度之比的范围可能适用。通常，所述间隙将完全延伸通过所述基板并且所述基板将具有均匀深度。
[0022] 因此广义上讲，本文还公开了MEMS传感器，其包括具有其中经蚀刻的第一和第二形态的基板，其中所述第一蚀刻形态具有比所述第二蚀刻形态更大的纵横比(深度:宽度)，并且其中所述第二形态从其顶部到其底部宽度上的变化比例小于或等于0.015，例如小于或等于0.01。
[0023] 因此例如在100微米深的基板中，所述形态宽度上的变化可小于1.5微米，例如小于1.0微米。通常宽度从顶部到底部可存在均匀增加。
[0024] 较大纵横比与较小纵横比的比例可介于2.0和3.5之间，例如2.25至3.25，例如2.5至3.0，例如2.6至2.7。
附图说明
[0025] 现将根据附图，仅以举例的方式描述本发明的一些实施方案，其中：图1说明了MEMS加速计；
图2示出了图1加速计的细节；其可受益于公开的工艺；
图3(a)至(f)为解释根据本发明所述的RIE工艺的第一实例的顺序图，并且图4(a)至(c)为解释根据本发明所述的RIE工艺的第二实例的顺序图。
具体实施方式
[0026] 如以上所讨论，可使用通常称为“博世工艺”的DRIE法实现硅和其它基板的蚀刻。在美国专利5,501,893中描述了这种工艺。在典型工艺中，将耐反应性离子蚀刻工艺的材料例如SiO2或SiN的掩模贴到用具有对应于要在基板上蚀刻的形态，例如孔、沟等的孔口模式的掩模蚀刻的基板(通常为硅)上。可通过
光刻法贴掩模。生产工艺牵涉交替的单独蚀刻和沉积步骤。使用等离子体和适合的气态蚀刻剂例如六氟化硫(SF6)进行蚀刻步骤。
[0027] 沉积步骤期间，使用钝化气体例如八氟环
丁烷(C4F8)。沉积步骤期间，含氟聚合物沉积在所有暴露的样品表面。蚀刻步骤期间，优先使用离子辅助蚀刻将含氟聚合物从蚀刻形态的底部去除，同时仍保留其在侧壁上的保护作用。然后可蚀刻在暴露的硅并且重复蚀刻和沉积步骤直至达到所需深度。这种技术在本领域众所周知并不需要在此处进一步阐明。
[0028] 还众所周知，蚀刻速率与形成形态的纵横比成反比。这种效应称为纵横比依赖性蚀刻(ARDE)。这导致称为RIE延迟的观察结果，其中将引起较小形态比较大形态更浅。这是因为在高纵横比形态的底部，
离子轰击和气体运输显著减少，引起在形态变得更深时蚀刻速率下降。在DRIE工艺中，在每个蚀刻步骤开始时，通过离子轰击物理性蚀刻沟或其它形态底部的
钝化层。然而，当沟变得更深时，很可能这些离子将通过碰撞而偏离其路径。到达深部形态底部的离子越少减缓了钝化层的去除，从而减少了硅稍后在蚀刻步骤中暴露于蚀刻剂气体的时间长度。另外，在窄沟中气体运输显著减少。蚀刻剂气体流到所述形态的底部并与硅反应而将废产物从反应中去除变得非常困难。
[0029] 这样的实际效果是，为了使所有宽度的形态均穿透到所需深度(例如到蚀刻停止层)，最大的形态将经历相当大的过蚀刻。这里的问题是，虽然在达到停止层时，在蚀刻前端也将不再消耗蚀刻剂气体中的反应性离子(例如氟离子)(因为现在没有蚀刻前端)，并且未反应的氟离子将使其路线离开所述沟，有可能入射侧壁。离子
角形分布中这种散布的增加意味着，在较小形态上达到停止层时，较宽结构的开口将受到明显侧壁离子轰击，这样将在沉积
覆盖层中产生针孔。沉积层中的针孔是未反应的氟离子将开始各向同性
腐蚀侧壁，在所述沟的顶部造成破坏的区域。这可产生可以影响所述装置的度量衡和性能的底切。
[0030] 上述DRIE工艺可用于生产MEMS例如传感器，例如加速计。图1和2示出了此类装置，其仅为示例性而非旨在限制本发明的范围。
[0031] 图1示出了WO 2012/076837 A1中描述的种类的加速计。加速计10包括检验质量块14借助于一系列安装腿16可活动地安装定于其上的
支架12。检验质量块14、腿16和支架12相互整体形成并且基本上共面，通过DRIE蚀刻晶片，例如硅晶片制造。
[0032] 检验质量块14由通过一对安装腿16连接到支架12的第一质量元件18和通过另一对安装腿16连接到支架12的第二质量元件20构成。横拉条22使第一和第二质量元件18、20以确保其在使用时一起、一致地移动并且因此作为单个质量块的方式相互连接。
[0033] 如图2所示，第一质量元件18携带上下组24、26的活动电容器指状物，每个指状物基本上平行于安装腿16并且因此基本上垂直于检验质量块14能够相对于支架12移动的方向A延伸。支架12与第一对上下组28、30的固定电容器指状物相关联。上方组28的指状物与上方组24的指状物相互交叉，并且下方组30的的指状物与下方组26的指状物相互交叉。类似地，为第二质量元件20提供了上下组32、34的活动电容器指状物，和与支架12相关联的第二对上下组36、38的固定电容器指状物相互交叉。第一和第二上方组28、36与支架12的上部12a相关联并且第一和第二下方组30、38与支架12的下盘12b相关联。
[0034] 最佳如图2所示，每对相互交叉的组的指状物不等距。在每种情况下，当检验质量块14占据其中央、静止
位置时，与支架12相关联的每一组28、30、36、38的固定指状物离最靠近横拉条22的相邻活动指状物比离横拉条22更远的相邻活动指状物更近。即，硅晶片经蚀刻，以致相邻活动指状物与固定指状物之间的间隙不同。当每个间隙的深度相同时，间隙的纵横比不同。
[0035] 整体形成这些组件的晶片通常夹在一对玻璃或其它适合材料基板之间。可蚀刻这些基板以在需要检验质量块14移动时提供面积的减小。通常硅晶片将在其蚀刻之前附着于其中一个基板上以便
支撑。从WO 2012/076837 A1可获得加速计总体结构的更多详情。
[0036] 指状物间间隙纵横比的比例通常可在范围1:1.5至1:1.8内。因此间隙(具有相同深度)宽度的比例通常也为1:1.5至1:8。因此例如为了尺寸目的，增加这种比例将是可取的，但是在尝试实现这一点时，使用DRIE，出现前述DRIE延迟问题。
[0037] 在下面公开的方法中，蚀刻高纵横比形态(例如，上述指状物间更窄的间隙)比低纵横比形态(例如，上述指状物间更宽的间隙)更长。所述方法并入额外掩蔽步骤以保持较宽形态被覆盖并且分离以进行蚀刻工艺，同时较窄形态接受初始蚀刻“领先”。一旦较窄形态接受足够领先或超前，就可去除额外掩模，并且可蚀刻两个形态尺寸，直至均同时达到所需深度或穿透。
[0038] 在第一实施方案中，应用常规掩蔽，在设计形成低纵横比(即更宽)形态的掩模区域上贴上基本上惰性的第二掩模材料。第二掩模材料堵塞这些形态，只留下高纵横比(即更窄)形态暴露于交替的蚀刻和沉积步骤，直至达到所需领先。然后去除第二掩模材料，然后一起蚀刻两组形态。
[0039] 在第二实施方案中，用第二掩模材料覆盖低纵横比(即更宽)形态，通过蚀刻工艺逐渐蚀刻掉第二掩模材料，但是延迟了高纵横比(即更窄)形态区域中晶片基板对蚀刻工艺的暴露，直至达到所需领先之后。因此第二掩模材料提供了牺牲材料，其推迟底层物质材料的暴露，直至牺牲材料已经去除。考虑到牺牲材料的反应性/蚀刻速率和所需延迟，选择牺牲材料的厚度。
[0040] 因此现参考图3，在第一实施方案中，例如通过光刻法将限定在硅晶片基板46上蚀刻的形态42、44的模式(例如上述指状物)的掩模40贴到基板表面。实际上，由掩模40限定开口43、45以提供向基板46表面的入口。硅晶片基板46安装在基底晶片48上进行支撑。如以上所讨论，如果需要，基底晶片在面积上减小以允许蚀刻形态的移动。虽然可具有可变厚度，但是说明的硅晶片基板46厚度均匀，例如100微米。
[0041] 根据图3c，形态42的纵横比为d1:w1而形态44的纵横比为d2:w2。虽然不一定需要这样，但是在目前情况下，d1等于d2。d1小于d2，借此形态42的纵横比大于形态44。
[0042] 然后用堵塞或覆盖掩模44上的较宽开口45，而非较窄开口43的第二层掩蔽材料50掩蔽形成时，将具有低纵横比的形态44(图3(b))。适合的第二掩蔽材料为例如可通过旋压工艺贴上的光阻材料。应理解，本
申请中提及高和低纵横比是相对的，并且例如可根据试验蚀刻的经验观测值选择高低之间的
阈值水平。
[0043] 第一阶段的蚀刻期间，应用交替的蚀刻和沉积步骤，以致将窄形态42蚀刻至所需领先深度。可基于理论蚀刻速率根据经验确定特定工艺的所需深度。一旦达到所需领先深度(图3c)，就通过任何适合工艺，例如通过适合
溶剂去除第二掩蔽材料50，(图3(d))以便再暴露一次掩模40上的较宽开口45，允许蚀刻具有较低纵横比的较宽形态44。然后继续蚀刻和交替沉积步骤作为第二蚀刻阶段，以更快速率蚀刻较宽形态(图3(e)，直至两种形态在大致相同的时间穿透至底层基底晶片48(图3(f))。第二蚀刻阶段的蚀刻工艺参数通常将与第一蚀刻阶段相同。
[0044] 现参考4(a)至(c)，在第二实施方案中，像以前那样贴上第一层掩蔽材料40以限定窄开口和宽开口43、45，并且贴上第二掩蔽材料52以至少部分阻塞或覆盖宽开口45，以致不暴露开口45下方的基板46的表面。然而，在这个实施方案中，第二掩蔽材料52为所选材料和厚度的牺牲掩模材料，以致如同前一实施方案一样，在第一蚀刻阶段期间，仅向基板46内蚀刻窄形态42(图4c)。牺牲掩模可为标准光掩膜聚合物。这第一阶段期间，蚀刻掉覆盖宽形态44的掩蔽材料52至变薄，然后最终暴露底层基板(图3(c))，以致因此可像以前那样，按不同速率蚀刻两种形态，以致它们在大致相同的时间穿透硅晶片基板46的底部(或达到适当深度)。第二掩蔽材料52的所需厚度可根据经验由试验蚀刻测定并将取决于所用材料和蚀刻参数。这个实施方案可消除在第一和第二蚀刻阶段间停止工艺的需要，允许采用连续蚀刻工艺。
[0045] 因此，在所述两种方法中，通过仅向基板内先蚀刻窄(高纵横比)形态减小或消除RIE延迟效应。要产生较宽(低纵横比)形态的基板区域经掩蔽以防过早蚀刻该形态。只有在去除或蚀刻掉掩模后，才会开始蚀刻较宽(低纵横比)形态。
[0046] 因此，用这种技术可增大形态纵横比(例如与以上讨论的形状)的比例，而不会牺牲纵横比较低的形态的深度均匀性。
[0047] 在上述MEMS传感器例如加速计的上下文中，使用所述方法可允许获得相对高的宽窄间隙比例，无需增大传感器的尺寸。因此例如使用等厚度基板时，通常可将较宽的槽制成比较窄的槽宽3倍或更多，同时仍维持较宽的槽基本上均匀的深度性质。
[0048] 在一个特定实施方案中，在100微米深的基板上，较窄间隙在其顶部可能约6微米而较宽间隙在其顶部约16微米。因此在这个实例中纵横比的比例为2.66。
[0049] 在相同实例中，较窄间隙宽度的变化可小于1微米。例如较窄间隙在其顶部可能为6微米而在其底部为7微米。
[0050] 为了本发明的目的，用于确定形态纵横比的形态宽度是所述形态的最小宽度，尤其是所述形态顶部的宽度。
[0051] 应理解，虽然以上已经相对于MEMS传感器的生产描述了所述方法，但是本发明不限于该申请并且将(例如)应用于其它MEMS组件的生产。
