全局快门CMOS图像传感器
阅读：27发布：2020-05-13
专利汇可以提供全局快门CMOS图像传感器专利检索，专利查询，专利分析的服务。并且本 发明 公开了一种全局快 门 CMOS图像 传感器 ，各 像素 单元包括：光电 二极管 ，存储区域，第一复位区； 光电二极管 包括：形成在第二导电类型的 半导体 层顶部的第一导电类型的第一感光掺杂区；第一转移管的栅极结构形成在第一导电类型的存储区域和第一感光掺杂区之间；全局快门晶体管的栅极结构形成在和电源 电压 连接的第一导电类型的第一复位区和第一感光掺杂区之间；第一感光掺杂区具有通过掺杂结构设置形成的非均匀势，非均匀势具有指向存储区域的第一方向以及具有指向第一复位区的第二方向。本发明能使像素单元特别是大像素单元的PD的光生载流子同时实现向存储区域和第一复位区的完全转移，从而能提高器件的整体性能。，下面是全局快门CMOS图像传感器专利的具体信息内容。
1.一种全局快门CMOS图像传感器，其特征在于，CMOS图像传感器的各像素单元包括：光电二极管，存储区域，第一复位区；
所述光电二极管包括：第二导电类型的半导体层，形成在所述半导体层顶部的第一导电类型的第一感光掺杂区；
所述存储区域具有第一导电类型掺杂，所述第一感光掺杂区和所述存储区域之间的所述半导体层的顶部形成有第一转移管的栅极结构；
所述第一复位区具有第一导电类型掺杂，所述第一复位区和电源电压连接，所述第一感光掺杂区和所述第一复位区之间的所述半导体层的顶部形成有全局快门晶体管的栅极结构；
所述第一感光掺杂区具有通过掺杂结构设置形成的非均匀势，所述非均匀势具有指向所述存储区域的第一方向，以有利于光生载流子通过所述第一转移管向所述存储区域转移；
所述非均匀势还具有指向所述第一复位区的第二方向，以有利于在复位时将所述第一感光掺杂区中残留的光生载流子通过所述全局快门晶体管的栅极结构向所述第一复位区转移。
2.如权利要求1所述的全局快门CMOS图像传感器，其特征在于：在所述第一感光掺杂区的表面形成有第二导电类型掺杂的钉扎层。
3.如权利要求2所述的全局快门CMOS图像传感器，其特征在于：所述第一感光掺杂区的掺杂结构由第一环形掺杂区和内部掺杂区组成，所述第一环形掺杂区环绕在所述内部掺杂区的外周，所述第一环形掺杂区的掺杂浓度大于所述内部掺杂区的掺杂浓度，使所述第一感光掺杂区的所述非均匀势具有从所述内部掺杂区指向所述第一环形掺杂区的方向，所述第一方向和所述第二方向都属于从所述内部掺杂区指向所述第一环形掺杂区的方向。
4.如权利要求3所述的全局快门CMOS图像传感器，其特征在于：所述第一感光掺杂区的俯视面呈方形结构，所述第一环形掺杂区的俯视面呈回型结构。
5.如权利要求3所述的全局快门CMOS图像传感器，其特征在于：所述内部掺杂区的俯视面结构包括环形或条形。
6.如权利要求5所述的全局快门CMOS图像传感器，其特征在于：所述内部掺杂区包括2个以上的俯视面结构呈环形的内部环形掺杂区，由所述内部掺杂区的中心往外，各所述内部环形掺杂区的掺杂浓度依次增加。
7.如权利要求5所述的全局快门CMOS图像传感器，其特征在于：所述内部掺杂区包括2条以上的俯视面结构呈条形的内部条形掺杂区，各所述内部条形掺杂区互相平行，在和各所述内部条形掺杂区垂直的方向上，越靠近外侧的所述内部条形掺杂区的掺杂浓度越高。
8.如权利要求5所述的全局快门CMOS图像传感器，其特征在于：所述内部掺杂区包括1个以上的俯视面结构呈环形的内部环形掺杂区和2条以上的俯视面结构呈条形的内部条形掺杂区；由所述内部掺杂区的中心往外，各所述内部环形掺杂区的掺杂浓度依次增加；各所述内部条形掺杂区互相平行，在和各所述内部条形掺杂区垂直的方向上，越靠近外侧的所述内部条形掺杂区的掺杂浓度越高。
9.如权利要求2所述的全局快门CMOS图像传感器，其特征在于：所述CMOS图像传感器的各所述像素单元还包括：浮动扩散区，所述浮动扩散区和所述存储区域之间的所述半导体层的顶部形成有第二转移管的栅极结构。
10.如权利要求9所述的全局快门CMOS图像传感器，其特征在于：所述CMOS图像传感器的各所述像素单元还包括复位管，所述复位管的栅极结构设置在所述浮动扩散区和第二复位区之间，所述第二复位区具有第一导电类型掺杂，所述第二复位区和电源电压连接。
11.如权利要求10所述的全局快门CMOS图像传感器，其特征在于：所述CMOS图像传感器的各所述像素单元还包括放大管和选择管，所述放大管的栅极连接所述浮动扩散区，所述放大管的源极输出放大信号；所述选择管用于选择将所述放大管输出的放大信号进行输出。
12.如权利要求1所述的全局快门CMOS图像传感器，其特征在于：在所述CMOS图像传感器的各所述像素单元的周侧环绕有浅沟槽隔离结构。
13.如权利要求1所述的全局快门CMOS图像传感器，其特征在于：所述半导体层为硅层。
14.如权利要求1所述的全局快门CMOS图像传感器，其特征在于：所述第一感光掺杂区为离子注入区。
15.如权利要求1-14中任一权项所述的全局快门CMOS图像传感器，其特征在于：第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。
全局快门CMOS图像传感器
技术领域
背景技术
[0002] 随着汽车工业，物联网，和监控设备的发展对于图像传感器的消耗逐步增加。现有主流的图像传感器技术是与CMOS工艺兼容的CMOS图像传感器技术，一方面这些像素向小尺寸发展，实现单位面积更多的像素单元来获取更加真实的图像。另一方面，像素向大尺寸发展，实现特殊需求，例如：更大的动态范围，更多的图像细节。
[0003] 不同的需求，对于设计和工艺的要求不同。对于小像素单元，由于每个单元的电荷较少，且每条上的像素单元较多，需要更加快速的光响应和转移速度，从而实现高像素单元的操作。而对于大像素单元，由于其每个单元可存储的电子较多，为保证每个单元中的电子能够完全转移，需要对单元进行精确的调整。
[0004] 目前图像传感器的分类越来越细化，对于不同的用途有不同的设计和像素单元的优化，对用于交通监控，机械对准等领域所需的高速拍照要求，目前使用的是一种利用电子快门的所谓全局快门照相技术，其将原有的逐行扫描的方式变为同时全部图像扫描的方式，从而可以实现高速图像无畸变。现有技术中利用这种技术的主要是小像素单元，主要是其可以实现光生载流子如电子从光电二极管(Photo Diode，PD)区域到存储区域(SD)以及复位区域都可实现较为完全的转移。对于大像素单元，如果需要利用全局快门，需要解决两个问题，一是可以实现从PD到SD的完全的电子转移，参考现有结构中PD到SD的结构优化是可以实现的，但同时对于全局快门还要求电子能够从PD转移到复位点，从而为下一次的光响应提供良好的基础。但是如果按照现有结构，只能将PD中的电子向一个方向进行传输，而另一方向的传输速度较慢，或存在不能转移的情况。
[0006] 所述光电二极管包括：第二导电类型的半导体层101，形成在所述半导体层101顶部的第一导电类型的第一感光掺杂区103。所述半导体层101为硅层。所述第一感光掺杂区103为离子注入区。图1中，所述第一感光掺杂区103的底部还包括第一导电类型的掺杂区
1031和1032，掺杂区1031的掺杂浓度小于掺杂区1032的掺杂浓度，掺杂区1032的掺杂浓度小于第一感光掺杂区103的掺杂浓度。
1031和1032，掺杂区1031的掺杂浓度小于掺杂区1032的掺杂浓度，掺杂区1032的掺杂浓度小于第一感光掺杂区103的掺杂浓度。
[0007] 所述存储区域106具有第一导电类型掺杂，所述第一感光掺杂区103和所述存储区域106之间的所述半导体层101的顶部形成有第一转移管M2的栅极结构，栅极结构由栅介质层110和多晶硅栅111叠加而成。
[0008] 所述第一复位区105具有第一导电类型掺杂，所述第一复位区105和电源电压VDD连接，所述第一感光掺杂区103和所述第一复位区105之间的所述半导体层101的顶部形成有全局快门晶体管M1的栅极结构。
[0009] 在所述第一感光掺杂区103的表面形成有第二导电类型掺杂的钉扎层104。
[0010] 所述CMOS图像传感器的各所述像素单元还包括：浮动扩散区(Floating Diffusion，FD)108，所述浮动扩散区108和所述存储区域106之间的所述半导体层101的顶部形成有第二转移管M3的栅极结构。
[0011] 所述CMOS图像传感器的各所述像素单元还包括复位管M4，所述复位管M4的栅极结构设置在所述浮动扩散区108和第二复位区109之间，所述第二复位区109具有第一导电类型掺杂，所述第二复位区109和电源电压VDD连接。所述浮动扩散区108和所述第二复位区都形成在第二导电类型阱107中。
[0012] 通常，第一导电类型为N型，第二导电类型为P型。也能为：第一导电类型为P型，第二导电类型为N型。
[0013] 所述CMOS图像传感器的各所述像素单元还包括放大管M5和选择管M6，所述放大管M5的栅极连接所述浮动扩散区108，所述放大管M5的源极输出放大信号，所述放大管M5的漏极连接电源电压VDD。所述选择管M6用于选择将所述放大管M5输出的放大信号进行输出，所述选择管M6的栅极连接选择信号Rs。
[0014] 在所述CMOS图像传感器的各所述像素单元的周侧环绕有浅沟槽隔离102结构。
[0015] 以第一导电类型为N型，第二导电类型为P为例，现有6T型全局快门CMOS图像传感器的像素单元电路的操作顺序为：
[0016] (1)光进入PD，产生光生载流子，光电子会进入到PD的所述第一感光掺杂区103。
[0017] (2).打开第一转移管M2使所有像素单元的电荷从所述第一感光掺杂区103转移到SD106中。
[0018] (3).第一转移管M2关闭，使光生电子存在SD106中。
[0019] (4).连接PD的全局快门晶体管M1的门极即栅极结构打开，使PD的所述第一感光掺杂区103中残留的电荷转移所述第一复位区105，同时可以防止任何感光而产生额外的光电子。
[0020] (5).电荷从SD106通过第二转移管M3和浮动扩散区108以行的方式读出。
[0021] 图1所示的现有结构的技术问题是：用于大像素单元时，当具有偏向SD106的电场时，将会不利于电荷从PD节点即所述第一感光掺杂区103完全转移到所述第一复位区105，从而影响整体的性能。现说明如下：
[0022] 1、对于小像素单元：如图2A所示，是现有没有采用全局快门的CMOS图像传感器的小像素单元的光电二极管到浮动扩散区的版图；现有没有采用全局快门的CMOS图像传感器的小像素单元中没有图1中对应的所述第一复位区105和全局快门晶体管M1，也省略了SD106和第一转移管M2。由于是小像素单元，由于内部电势在第二转移管M3打开时受影响，从而可以形成从PD指向FD108的电势，有利于电子的转移。
[0023] 图2A中还示意出了沿线A101A101’的能级分布曲线201，能级分布和电势分布对应，能级大地方电势小，能级小的地方电势大；从曲线201的箭头线201a可以看出，形成从PD的所述第一感光掺杂区103指向FD108的电势，有利于电子的转移。
[0024] 2、对于大像素单元：如图2B所示，是现有没有采用全局快门的CMOS图像传感器的大像素单元的光电二极管到浮动扩散区的版图；和图2A相比，大像素单元的光电二极管的所述第一感光掺杂区103的尺寸更大，由于所述第一感光掺杂区103的面积较大，第二转移管M3打开时对所述第一感光掺杂区103的影响较小，而且大面积的PD容易在中心产生深势阱，从而限制产生电子的转移。有的改善措施是利用不同区域的浓度差来形成指向第二转移管M3的电势，从而可以实现电子的快速和完全的转移。图2B中，通过将所述第一感光掺杂区103设置为由掺杂区103a和103b组成，掺杂区103a的掺杂浓度低于掺杂区103b的掺杂浓度，掺杂区103b为重掺杂，有利于电子转移。
[0025] 图2B中还示意出了沿线A102A102’的能级分布曲线202，从曲线202的箭头线202a可以看出，形成从PD的所述第一感光掺杂区103指向FD108的电势，可以实现电子的快速和完全的转移。
[0026] 3、对于图1所示的大像素单元的全幅即全局快门单元，一方面需要将PD的所述第一感光掺杂区103中产生电子通过第一转移管M1转移到所述存储区域106，另一方面需要在第二次光照前将PD的所述第一感光掺杂区103中未转移的电子清除。如果为了保证电子转移到存储节点即所述存储区域106，需要形成指向SD即所述存储区域106的电势；而为了在对PD进行复位时，需要打开全局快门晶体管M1，又需要从所述第一感光掺杂区103指向第一复位区105即VDD端的电势，二者之间存在一定的矛盾。
[0027] 如图2C所示，是图1所示的现有大像素单元的光电二极管到浮动扩散区和光电二极管到第一复位区的版图；可以看出：所述第一感光掺杂区103设置为由掺杂区103a和103b组成，掺杂区103a的掺杂浓度低于掺杂区103b的掺杂浓度，掺杂区103b为重掺杂。掺杂区103b有利于电子向所述存储区域106转移；但是在复位时存在不能完全将所述第一感光掺杂区103中的电子去除的风险，从而影响像素性能。
[0028] 图2C中还示意出了沿线A103A103’的能级分布曲线203，从曲线203的箭头线203a可以看出，形成从PD的所述第一感光掺杂区103指向FD108的电势，可以实现电子的快速和完全的转移；但是，从箭头线203b可以看出，节点A1032的电势和所述第一复位区105的电势相差不大，节点A1031的电势更低，不利于所述第一感光掺杂区103中的电子特别是节点A1031对应的掺杂区103b中的电子向所述第一复位区10的转移。
发明内容
[0029] 本发明所要解决的技术问题是提供一种全局快门CMOS图像传感器，能使像素单元特别是大像素单元的PD的光生载流子同时实现向存储区域和第一复位区的完全转移，从而能提高器件的整体性能，
[0030] 为解决上述技术问题，本发明提供的全局快门CMOS图像传感器的各像素单元包括：光电二极管，存储区域，第一复位区。
[0031] 所述光电二极管包括：第二导电类型的半导体层，形成在所述半导体层顶部的第一导电类型的第一感光掺杂区。
[0032] 所述存储区域具有第一导电类型掺杂，所述第一感光掺杂区和所述存储区域之间的所述半导体层的顶部形成有第一转移管的栅极结构。
[0033] 所述第一复位区具有第一导电类型掺杂，所述第一复位区和电源电压连接，所述第一感光掺杂区和所述第一复位区之间的所述半导体层的顶部形成有全局快门晶体管的栅极结构。
[0034] 所述第一感光掺杂区具有通过掺杂结构设置形成的非均匀势，所述非均匀势具有指向所述存储区域的第一方向，以有利于光生载流子通过所述第一转移管向所述存储区域转移。
[0035] 所述非均匀势还具有指向所述第一复位区的第二方向，以有利于在复位时将所述第一感光掺杂区中残留的光生载流子通过所述全局快门晶体管的栅极结构向所述第一复位区转移。
[0036] 进一步的改进是，在所述第一感光掺杂区的表面形成有第二导电类型掺杂的钉扎层。
[0037] 进一步的改进是，所述第一感光掺杂区的掺杂结构由第一环形掺杂区和内部掺杂区组成，所述第一环形掺杂区环绕在所述内部掺杂区的外周，所述第一环形掺杂区的掺杂浓度大于所述内部掺杂区的掺杂浓度，使所述第一感光掺杂区的所述非均匀势具有从所述内部掺杂区指向所述第一环形掺杂区的方向，所述第一方向和所述第二方向都属于从所述内部掺杂区指向所述第一环形掺杂区的方向。
[0038] 进一步的改进是，所述第一感光掺杂区的俯视面呈方形结构，所述第一环形掺杂区的俯视面呈回型结构。
[0039] 进一步的改进是，所述内部掺杂区的俯视面结构包括环形或条形。
[0040] 进一步的改进是，所述内部掺杂区包括2个以上的俯视面结构呈环形的内部环形掺杂区，由所述内部掺杂区的中心往外，各所述内部环形掺杂区的掺杂浓度依次增加。
[0041] 进一步的改进是，所述内部掺杂区包括2条以上的俯视面结构呈条形的内部条形掺杂区，各所述内部条形掺杂区互相平行，在和各所述内部条形掺杂区垂直的方向上，越靠近外侧的所述内部条形掺杂区的掺杂浓度越高。
[0042] 进一步的改进是，所述内部掺杂区包括1个以上的俯视面结构呈环形的内部环形掺杂区和2条以上的俯视面结构呈条形的内部条形掺杂区；由所述内部掺杂区的中心往外，各所述内部环形掺杂区的掺杂浓度依次增加；各所述内部条形掺杂区互相平行，在和各所述内部条形掺杂区垂直的方向上，越靠近外侧的所述内部条形掺杂区的掺杂浓度越高。
[0043] 进一步的改进是，所述CMOS图像传感器的各所述像素单元还包括：浮动扩散区，所述浮动扩散区和所述存储区域之间的所述半导体层的顶部形成有第二转移管的栅极结构。
[0044] 进一步的改进是，所述CMOS图像传感器的各所述像素单元还包括复位管，所述复位管的栅极结构设置在所述浮动扩散区和第二复位区之间，所述第二复位区具有第一导电类型掺杂，所述第二复位区和电源电压连接。
[0045] 进一步的改进是，所述CMOS图像传感器的各所述像素单元还包括放大管和选择管，所述放大管的栅极连接所述浮动扩散区，所述放大管的源极输出放大信号；所述选择管用于选择将所述放大管输出的放大信号进行输出。
[0046] 进一步的改进是，在所述CMOS图像传感器的各所述像素单元的周侧环绕有浅沟槽隔离结构。
[0047] 进一步的改进是，所述半导体层为硅层。
[0048] 进一步的改进是，所述第一感光掺杂区为离子注入区。
[0049] 进一步的改进是，第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。
[0050] 本发明对全局快门CMOS图像传感器的各像素单元的光电二极管的第一感光掺杂区的掺杂结构做了特定的设置，主要是通过掺杂结构的设置使第一感光掺杂区形成非均匀势，这种非均匀势即具有指向存储区域的第一方向，又具有指向第一复位区的第二方向，这样能使像素单元特别是大像素单元的PD的光生载流子同时实现向存储区域和第一复位区的完全转移，从而能提高器件的整体性能。附图说明
[0051] 下面结合附图和具体实施方式对本发明作进一步详细的说明：
[0052] 图1是现有6T型全局快门CMOS图像传感器的像素单元电路的结构示意图；
[0053] 图2A是现有没有采用全局快门的CMOS图像传感器的小像素单元的光电二极管到浮动扩散区的版图；
[0054] 图2B是现有没有采用全局快门的CMOS图像传感器的大像素单元的光电二极管到浮动扩散区的版图；
[0055] 图2C是图1所示的现有大像素单元的光电二极管到浮动扩散区和光电二极管到第一复位区的版图；
[0056] 图3是本发明第一实施例的像素单元的光电二极管到浮动扩散区和光电二极管到第一复位区的版图；
[0057] 图4是本发明第二实施例的像素单元的光电二极管到浮动扩散区和光电二极管到第一复位区的版图；
[0058] 图5是本发明第三实施例的像素单元的光电二极管到浮动扩散区和光电二极管到第一复位区的版图。
具体实施方式
[0059] 本发明第一实施例全局快门CMOS图像传感器：
[0060] 本发明第一实施例全局快门CMOS图像传感器也采用6T型的结构，结构示意图也请参考图1所示，如图3所示，是本发明第一实施例的像素单元的光电二极管到浮动扩散区108和光电二极管到第一复位区105的版图；本发明第一实施例全局快门CMOS图像传感器的各像素单元包括：光电二极管，存储区域106，第一复位区105。
[0061] 所述光电二极管包括：第二导电类型的半导体层101，形成在所述半导体层101顶部的第一导电类型的第一感光掺杂区103。所述半导体层101为硅层。所述第一感光掺杂区103为离子注入区。
[0062] 所述存储区域106具有第一导电类型掺杂，所述第一感光掺杂区103和所述存储区域106之间的所述半导体层101的顶部形成有第一转移管M2的栅极结构，栅极结构由栅介质层110和多晶硅栅111叠加而成。
[0063] 所述第一复位区105具有第一导电类型掺杂，所述第一复位区105和电源电压VDD连接，所述第一感光掺杂区103和所述第一复位区105之间的所述半导体层101的顶部形成有全局快门晶体管M1的栅极结构。
[0064] 所述第一感光掺杂区103具有通过掺杂结构设置形成的非均匀势，所述非均匀势具有指向所述存储区域106的第一方向，以有利于光生载流子通过所述第一转移管M2向所述存储区域106转移。
[0065] 所述非均匀势还具有指向所述第一复位区105的第二方向，以有利于在复位时将所述第一感光掺杂区103中残留的光生载流子通过所述全局快门晶体管M1的栅极结构向所述第一复位区105转移。
[0066] 在所述第一感光掺杂区103的表面形成有第二导电类型掺杂的钉扎层104。
[0067] 如图3所示，所述第一感光掺杂区103的掺杂结构由第一环形掺杂区103c和内部掺杂区103d组成，所述第一环形掺杂区103c环绕在所述内部掺杂区103d的外周，所述第一环形掺杂区103c的掺杂浓度大于所述内部掺杂区103d的掺杂浓度，使所述第一感光掺杂区103的所述非均匀势具有从所述内部掺杂区103d指向所述第一环形掺杂区103c的方向，所述第一方向和所述第二方向都属于从所述内部掺杂区103d指向所述第一环形掺杂区103c的方向。
[0068] 所述第一感光掺杂区103的俯视面呈方形结构，所述第一环形掺杂区103c的俯视面呈回型结构。
[0069] 所述内部掺杂区103d的俯视面结构包括环形。本发明第一实施例中，所述内部掺杂区103d包括2个以上的俯视面结构呈环形的内部环形掺杂区，由所述内部掺杂区103d的中心往外，各所述内部环形掺杂区的掺杂浓度依次增加。所述内部掺杂区103d包括2个俯视面结构呈环形的内部环形掺杂区103d1和103d2以及一个块状区103d3。图3中还示意出了沿线AA’和线BB’的能级分布曲线，能级分布和电势分布对应，能级大地方电势小，能级小的地方电势大。本发明第一实施例中，第一导电类型为N型，第二导电类型为P型。在其他实施例中也能为：第一导电类型为P型，第二导电类型为N型。本发明第一实施例中，由于第一导电类型为N型，第二导电类型为P型，故所述第一感光掺杂区103主要用于收集光生电子并将光生电子向所述存储区域106或所述第一复位区105转移。对于电子来说，电子喜欢从高能级向低能级转移，即从低电势向高电势转移。图3中，曲线301显示了沿线AA’的能级分布曲线，也即对应于非均匀势的结构，从箭头线301a和301b可以看出，电子有利于从内向外转移，其中箭头线301a则具有从所述第一感光掺杂区103指向所述存储区域106的第一方向，故有利于电子从所述第一感光掺杂区103向所述存储区域106转移。
[0070] 同样，曲线302显示了沿线BB’的能级分布曲线，从箭头线302a和302b可以看出，电子有利于从内向外转移。从箭头线301b和302b可以得到，所述非均匀势具有指向所述第一复位区105的第二方向，有利于在复位时将所述第一感光掺杂区103中残留的光生载流子通过所述全局快门晶体管M1的栅极结构向所述第一复位区105转移。
[0071] 如图1所示，所述CMOS图像传感器的各所述像素单元还包括：浮动扩散区108，所述浮动扩散区108和所述存储区域106之间的所述半导体层101的顶部形成有第二转移管M3的栅极结构。
[0072] 所述CMOS图像传感器的各所述像素单元还包括复位管M4，所述复位管M4的栅极结构设置在所述浮动扩散区108和第二复位区109之间，所述第二复位区109具有第一导电类型掺杂，所述第二复位区109和电源电压VDD连接。
[0073] 所述CMOS图像传感器的各所述像素单元还包括放大管M5和选择管M6，所述放大管M5的栅极连接所述浮动扩散区108，所述放大管M5的源极输出放大信号；所述选择管M6用于选择将所述放大管M5输出的放大信号进行输出。
[0074] 在所述CMOS图像传感器的各所述像素单元的周侧环绕有浅沟槽隔离102结构。
[0075] 本发明第一实施例对全局快门CMOS图像传感器的各像素单元的光电二极管的第一感光掺杂区103的掺杂结构做了特定的设置，主要是通过掺杂结构的设置使第一感光掺杂区103形成非均匀势，这种非均匀势即具有指向存储区域106的第一方向，又具有指向第一复位区105的第二方向，这样能使像素单元特别是大像素单元的PD的光生载流子同时实现向存储区域106和第一复位区105的完全转移，从而能提高器件的整体性能。
[0076] 本发明第二实施例全局快门CMOS图像传感器：
[0077] 本发明第二实施例全局快门CMOS图像传感器和本发明第一实施例全局快门CMOS图像传感器的区别之处为：
[0078] 如图4所示，是本发明第二实施例的像素单元的光电二极管到浮动扩散区和光电二极管到第一复位区的版图；本发明第二实施例中，所述内部掺杂区103d的俯视面结构包括条形。所述内部掺杂区103d包括2条以上的俯视面结构呈条形的内部条形掺杂区，各所述内部条形掺杂区互相平行，在和各所述内部条形掺杂区垂直的方向上，越靠近外侧的所述内部条形掺杂区的掺杂浓度越高。图4中显示了3条内部条形掺杂区，分别如标记103d4、103d5和103d6所示，其中，内部条形掺杂区103d5的掺杂浓度最低，内部条形掺杂区103d4的掺杂浓度高于内部条形掺杂区103d5的掺杂浓度以及低于第一环形掺杂区103c的掺杂浓度，内部条形掺杂区103d6的掺杂浓度高于内部条形掺杂区103d5的掺杂浓度以及低于第一环形掺杂区103c的掺杂浓度，内部条形掺杂区103d6和103d4的掺杂浓度设置为相等或不等。
[0079] 图4中还示意出了沿线AA’、线BB’和线CC’的能级分布曲线，曲线303显示了沿线AA’的能级分布曲线，从箭头线303a和303b可以看出，电子有利于从内向外转移，其中箭头线303a则具有从所述第一感光掺杂区103指向所述存储区域106的第一方向，故有利于电子从所述第一感光掺杂区103向所述存储区域106转移。
[0080] 曲线304显示了沿线BB’的能级分布曲线，从箭头线304a和304b可以看出，电子有利于从内向外转移。
[0081] 曲线305显示了沿线CC’的能级分布曲线，从箭头线305a和305b可以看出，电子有利于从内向外转移。
[0082] 从箭头线303b、304b和305b可以得到，所述非均匀势具有指向所述第一复位区105的第二方向，有利于在复位时将所述第一感光掺杂区103中残留的光生载流子通过所述全局快门晶体管M1的栅极结构向所述第一复位区105转移。
[0083] 本发明第三实施例全局快门CMOS图像传感器：
[0084] 本发明第三实施例全局快门CMOS图像传感器和本发明第二实施例全局快门CMOS图像传感器的区别之处为：
[0085] 如图5所示，是本发明第三实施例的像素单元的光电二极管到浮动扩散区和光电二极管到第一复位区的版图；本发明第三实施例中，所述内部掺杂区103d的俯视面结构包括条形。所述内部掺杂区103d包括2条以上的俯视面结构呈条形的内部条形掺杂区，各所述内部条形掺杂区互相平行，在和各所述内部条形掺杂区垂直的方向上，越靠近外侧的所述内部条形掺杂区的掺杂浓度越高。图4中显示了3条内部条形掺杂区，分别如标记103d7、103d8和103d9所示，其中，内部条形掺杂区103d8的掺杂浓度最低，内部条形掺杂区103d7的掺杂浓度高于内部条形掺杂区103d8的掺杂浓度以及低于第一环形掺杂区103c的掺杂浓度，内部条形掺杂区103d9的掺杂浓度高于内部条形掺杂区103d8的掺杂浓度以及低于第一环形掺杂区103c的掺杂浓度，内部条形掺杂区103d7和103d9的掺杂浓度设置为相等或不等。比较图5和图4可知，本发明第三实施例中内部条形掺杂区103d7、103d8和103d9和本发明第二实施例中的内部条形掺杂区103d4、103d5和103d6互相垂直。
[0086] 图5中还示意出了沿线AA’和线BB’的能级分布曲线，曲线306显示了沿线AA’的能级分布曲线，从箭头线306a和306b可以看出，电子有利于从内向外转移。
[0087] 曲线307显示了沿线BB’的能级分布曲线，从箭头线307a和307b可以看出，电子有利于从内向外转移。其中箭头线307a则具有从所述第一感光掺杂区103指向所述存储区域106的第一方向，故有利于电子从所述第一感光掺杂区103向所述存储区域106转移。
[0088] 从箭头线306b和307b可以得到，所述非均匀势具有指向所述第一复位区105的第二方向，有利于在复位时将所述第一感光掺杂区103中残留的光生载流子通过所述全局快门晶体管M1的栅极结构向所述第一复位区105转移。
[0089] 本发明第四实施例全局快门CMOS图像传感器：
[0090] 本发明第四实施例全局快门CMOS图像传感器和本发明第一实施例全局快门CMOS图像传感器的区别之处为：
[0091] 所述内部掺杂区103d包括1个以上的俯视面结构呈环形的内部环形掺杂区和2条以上的俯视面结构呈条形的内部条形掺杂区；由所述内部掺杂区103d的中心往外，各所述内部环形掺杂区的掺杂浓度依次增加；各所述内部条形掺杂区互相平行，在和各所述内部条形掺杂区垂直的方向上，越靠近外侧的所述内部条形掺杂区的掺杂浓度越高。本发明第四实施例能结合本发明第一实施例和第二实施例或者结合本发明第一实施例和第三实施例得到，例如将图3中的块状区103d3替换为图4中所示的内部条形掺杂区或者替换为图5中所示的内部条形掺杂区即可得到本发明第四实施例结构。
[0092] 以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 降低CMOS图像传感器中随机电报噪声的结构及形成方法 | 2020-05-11 | 200 |
| 背照式图像传感器 | 2020-05-14 | 3 |
| 像素单元、图像传感器及其制造方法 | 2020-05-17 | 54 |
| 3D全局像素单元及其制备方法 | 2020-05-17 | 327 |
| 一种3T CMOS像素单元结构及其信号采集方法 | 2020-05-18 | 630 |
| 图像传感器及制造图像传感器的方法 | 2020-05-16 | 976 |
| 改善自对准像素单元满阱容量的CMOS图像传感器 | 2020-05-16 | 691 |
| 具有混合型异质结构的图像传感器 | 2020-05-17 | 439 |
| 时间分辨传感器，三维成像系统和分辨时间的方法 | 2020-05-14 | 491 |
| 一种背照式图像传感器 | 2020-05-18 | 327 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
钉扎光电二极管热门专利
QQ群二维码
意见反馈
意见反馈