一种3T CMOS像素单元结构及其信号采集方法
技术领域
[0001] 本
发明涉及
半导体技术领域，特别涉及一种全新结构的3T CMOS图像
传感器像素单元结构及其信号采集方法。
背景技术
[0002] 图像传感器是相机的重要组成部分，是通过CMOS或者CCD图像传感器来实现的。
[0003] 常规的CMOS图像传感器的像素单元是图像传感器实现感光的核心器件，通常包括：实现光电转换的感光单元光电
二极管和一系列作用为传输、信号转换和放大、控制的外围
电路。
[0004] CMOS图像传感器设计的关键指标包括：填充因子和
输出电压幅度。填充因子的大小直接决定了像素的感光能
力，
光电二极管的面积越大，读出晶体管的面积越小，感光的灵敏度就越高。
[0005] 为了提高像素单元填充因子和提高输出范围，优化动态范围，
现有技术使用了包括：利用
软件在图像拍摄完成后进行后期的
数据处理；从
硬件上改变像素单元结构等手段。业界目前主流的CMOS像素单元结构是4T像素单元电路，即每个像素单元由一个实现光电转换的针感光二极管(pinned diode)和4个晶体管组成的作用分别为传输、信号转换和放大、控制的外围电路构成。这种结构设计中晶体管外围电路占用了较大的单元面积，影响了像素单元填充因子的进一步提高。同时由晶体管作为
输出信号的源跟随器，也限制了整个像素单元的动态范围以及线性度的提升。
[0006] 为进一步改善像素单元填充因子，优化信号输出的动态范围以及线性度，同时其制造还必须与常规集成电路工艺兼容，以实现有效管控合格率并降低生产成本，需要开发一种新的CMOS像素单元结构。
发明内容
[0007] 本发明所要解决的技术问题是改善CMOS像素单元的填充因子，优化信号输出的动态范围以及线性度。
[0008] 为了解决上述问题，本发明提出一种3T CMOS像素单元结构，所述单元结构包括一个钉扎感光二极管PPD，复位
开关管M1和光
电信号传输管M2，其特征在于，还包括
浮栅晶体管M3，复位开关管M1完成单元结构复位，感光二极管PPD收集的
光信号转换为电信号后，经过光电
信号传输管M2传输至与浮栅晶体管M3相连的FD点，并通过浮栅晶体管M3输出；
[0009] 可选的，浮栅晶体管M3为输出信号
缓冲器，同时通过对控制栅CG外加写入或擦除电压，改变浮栅FG的
阈值，实现像素单元信号有选择的输出；
[0010] 可选的，所述复位开关管M1的漏极接复位电压输入端Vreset，栅极接像素复位控制端VRST，源极接光电信号传输管M2源极‐FD
节点；光电信号传输管M2的漏极与
钉扎光电二极管PPD的
阴极相连，栅极与像素单元传输管控制端VTX相连；浮栅晶体管M3的漏极接VDD，控制栅极CG同时连接像素单元输出控制端VRow和光电信号传输管M2的源极‐FD节点，源极为像素单元的输出端，输出信号Vout；
[0011] 优选的，所述浮栅晶体管控制栅CG的写入电压为8～9V，擦除电压为0V；
[0012] 为了解决上述问题，本发明还提出一种3T CMOS像素单元的信号采集方法，所述像素单元由一个钉扎感光二极管PPD和包含复位开关管M1、光电信号传输管M2以及浮栅晶体管M3的外围电路组成，所述浮栅晶体管M3为输出信号缓冲器，同时对其控制栅CG外加写入或擦除电压可以改变其浮栅FG阈值，实现像素单元信号有选择的输出采集，其步骤包括：
[0013] 步骤1：复位开关管M1和光电信号传输管M2开启，钉扎感光二极管PPD复位；
[0014] 步骤2：光电信号传输管M2关断，钉扎感光二极管PPD曝光，积分时间开始，然后复位开关管M1关断，接着像素单元输出控制端VRow的电压跳变至写入电压，浮栅晶体管M3通过控制栅CG降低浮栅FG的阈值电压，浮栅晶体管M3管源漏导通；
[0015] 步骤3：像素单元输出控制端VRow关断；
[0016] 步骤4：复位开关管M1打开，光电信号传输管M2的源极FD节点因充电而电位抬高至复位电压Vreset；
[0017] 步骤5：钉扎感光二极管PPD曝光积分时间结束，复位开关管M1关断，同时以浮栅晶体管M3作为缓冲器输出Vreset信号，进行第一次Vout
采样；
[0018] 步骤6：光电信号传输管M2开启后即关断，将钉扎感光二极管PPD采集并转换的电压信号Vsignal传递给FD节点，并以浮栅晶体管M3作为缓冲器输出Vsignal信号，进行第二次Vout采样；
[0019] 步骤7：像素单元输出控制端VRow的电压跳变至擦除电压，浮栅晶体管M3通过控制栅提高浮栅FG的阈值电压，浮栅晶体管M3管源漏关断；
[0020] 步骤8：复位开关管M1和光电信号传输管M2开启；
[0021] 可选的，步骤2中浮栅晶体管M3通过控制栅减小浮栅FG的阈值电压至0V实现源漏导通；
[0022] 可选的，步骤7中浮栅晶体管M3通过控制栅提高浮栅FG的阈值电压至大于2V实现源漏关闭。
[0023] 现有技术中，常规的4T结构的CMOS像素单元是有一个钉扎感光二极管PPD以及由4个常规晶体管组成的外围电路构成的，如图1所示，其基本元件包括：
[0024] 1)1个感光二极管PD；
[0025] 2)M1：行选晶体管ROW；
[0026] 3)M2：源跟随晶体管；
[0027] 4)M3：复位晶体管RX；
[0028] 5)M4：读出开关晶体管TX；
[0029] 其中，复位开关管M3的漏极接复位电压输入端，栅极接像素复位控制端RX，源极接读出开关晶体管源极M4的源极；读出开关晶体管源极M4的漏极与感光二极管的阴极相连，栅极与像素单元传输管控制端TX相连；源跟随晶体管M2的漏极接高电位，栅极同时连接复位开关管M3的源极和读出开关晶体管源极M4的源极，源极与行选晶体管M1的漏极相连；行选晶体管M1的栅极接行选端ROW，源极为像素单元的输出端，输出信号。
[0030] 当源跟随晶体管M2与行选晶体管M1同时开启时实现信号输出。
[0031] 比较可知，本发明结构使用3个晶体管替代现有技术中由4个晶体管组成的像素单元的外围电路结构：即使用浮栅晶体管替代源跟随晶体管和行选晶体管。
[0032] 已知浮栅晶体管特性为：改变浮栅晶体管的控制栅CG的电压可以对与之连接浮栅FG进行写入或擦除的操作，从而改变其浮栅FG的阈值，实现浮栅晶体管源漏之间的关断或导通。
[0033] 本发明实际是提供了一种性能较现有4T结构更为优化的3T结构的CMOS像素单元。本发明结构节省了一个专用晶体管，减少了外围电路的面积，节省了像素的有效面积，提高了入射光的利用率，从而提高了填充因子。外围电路面积的减小意味着相同面积里能用于感光的面积增加。这样，像素单元的感光能力就得以改善，扩大了感光器件的动态范围。
[0034] 本发明通过把缓冲输出用晶体管做成浮栅结构，利用浮栅晶体管特性，通过改变阈值电压来控制晶体管的导通和关闭，实现了像素单元信号有选择的输出采集。使用常规晶体管作为输出信号缓冲器的源跟随器，其阈值电压通常在0.4V以上，考虑到衬偏效应则会更高，某些情况下衬偏效应接近1V左右。改用浮栅控制后，阈值电压降为接近0V，使像素的输出范围提高了50％，使最后得到的图像动态范围大大提高
[0035] 本发明所使用的浮栅晶体管，其制备工艺与标准半导体工艺中传统的Flash memory工艺完全兼容。因此，可以分享大规模集成电路生产成熟、严格、卓尔有效的品质管理，实现合格率提升和生产成本降低的双赢局面。
附图说明
[0036] 图1是为传统的4T CMOS像素单元结构电路示意图。
[0037] 图2是本发明的像素单元结构电路示意图。
[0038] 图3是本发明的像素单元信号采集时序示意图。
具体实施方式
[0039] 为使本发明的内容更加清楚易懂，以下结合
说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体
实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
[0040] 其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
[0041] 本发明提供一种3T CMOS像素单元，所述单元结构包括一个钉扎感光二极管PPD，复位开关管M1和光电信号传输管M2和浮栅晶体管M3，其中浮栅晶体管作为输出信号缓冲器。本发明结构节省了一个专用晶体管，减少了外围电路的面积，节省了像素的有效面积，提高了入射光的利用率，从而提高了填充因子，优化信号输出的动态范围以及线性度。同时，利用浮栅晶体管特性，通过改变阈值电压来控制浮栅晶体管的导通和关闭，实现了将采集的像素单元信号有选择的输出。
[0042] 图2为本发明的像素单元结构电路示意图。如图所示，复位开关管M1的漏极接复位电压输入端Vreset，栅极接像素复位控制端VRST，源极接光电信号传输管M2源极‐FD节点；光电信号传输管M2的漏极与钉扎光电二极管PPD的阴极Cathode相连，栅极与像素单元传输管控制端VTX相连；浮栅晶体管M3的漏极接VDD，控制栅极CG同时连接像素单元输出控制端VRow和光电信号传输管M2的源极‐FD节点，源极为像素单元的输出端，输出信号Vout[0043] 下面按图3所示的像素单元信号采集时序，对本发明像素单元的信号采集过程做详细描述。
[0044] 步骤1：复位开关管M1和光电信号传输管M2开启，钉扎感光二极管PPD复位。
[0045] VRST和VTX输入高电位，M1和M2开启，这时感光二极管PPD复位，入图2所示的PPD中P+N结内没有
电子‐
光子(e‐h)对。
[0046] 步骤2：光电信号传输管M2关断，钉扎感光二极管PPD曝光，积分时间开始，然后复位开关管M1关断，接着像素单元输出控制端VRow的电压跳变至写入电压，浮栅晶体管M3通过控制栅CG减小浮栅FG的阈值电压，浮栅晶体管M3管源漏导通。
[0047] M2关断后，钉扎感光二极管PPD曝光，并开始积分计时。M1关断，此时，从VROW输入电压加载在M3的控制栅CG上，用来对M3的浮栅FG进行写入。结果，浮栅FG的阈值电压下降为0V，浮栅晶体管M3的源漏导通。
[0048] 步骤3：像素单元输出控制端VRow浮空。
[0049] 步骤4：复位开关管M1打开，光电信号传输管M2的源极FD节点因充电而电位抬高至复位电压Vreset。
[0050] 步骤5：钉扎感光二极管PPD曝光积分时间结束，同时以浮栅晶体管M3作为缓冲器输出Vreset信号，进行第一次Vout采样，复位开关管M1关断。
[0051] 第一次采样的输出结果是信号传输中携带的噪音以及Vreset信号。
[0052] 步骤6：光电信号传输管M2开启后即关断，将钉扎感光二极管PPD将采集的光信号转换的电压信号Vsignal并传递到FD节点，并以浮栅晶体管M3作为缓冲器输出Vsignal信号，进行第二次Vout采样。
[0053] 第二次采样的输出结果是同样的信号传输中携带的噪音以及光电信号传输管M2转换得到的信号Vsignal，其中Vsignal为需要输出的信号。
[0054] 采用两次采样输出是业界的传统做法，其目的是为了屏蔽在信号传输中携带的偶发的和固定的噪音，得到所需的采集信号。
[0055] 步骤7：像素单元输出控制端VRow的电压跳变至擦除电压，浮栅晶体管M3通过控制栅提高浮栅FG的阈值电压，浮栅晶体管M3管源漏关断。
[0056] 此时，加到浮栅晶体管M3控制栅CG上的擦除电压为零电压，其结果是使M3的浮栅FG阈值上升到大于2V，浮栅晶体管M3的源漏关断。
[0057] 需要指出的是，本实施例所表述的是本发明像素单元一个完整选择性输出信号的过程。在实际操作中，当M3浮栅阈值高到将M3的源漏关断的情况下，即使重复上述步骤2，进行钉扎感光二极管PPD曝光和步骤7，通过M2将光电信号转换后的电压传递到M2源极FD点，由于作为M3的关断，也不会有信号传输出去。本发明的像素单元结构正是利用浮栅晶体管特性，通过改变其浮栅的阈值电压来控制浮栅晶体管的导通和关闭，实现了像素单元信号有选择的输出采集
[0058] 步骤8：复位开关管M1和光电信号传输管M2开启。
[0059] 这是为新一轮信号传输进行初始化。
[0060] 以上介绍的仅仅是基于本发明的较佳实施例，并不能以此来限定本发明的范围。任何对本发明的装置作本技术领域内熟知的部件的替换、组合、分立，以及对本发明实施步骤作本技术领域内熟知的等同改变或替换均不超出本发明的揭露以及保护范围。
