首页 / 专利库 / 激光与光电 / 量子阱 / 无掺杂GeSn量子阱的金属氧化物半导体场效应晶体管

无掺杂GeSn量子阱的金属化物半导体场效应晶体管

阅读:1发布:2021-01-15

专利汇可以提供无掺杂GeSn量子阱的金属化物半导体场效应晶体管专利检索,专利查询,专利分析的服务。并且本 发明 提供一种带有无掺杂GeSn 量子阱 的pMOSFET。该MOSFET(10)的特征在于:在基底(108)上生长 半导体 材料(103),半导体材料(103)上面为GeSn 沟道 (101),在沟道和栅(106)之间是绝缘介电质 薄膜 (102),绝缘间隙壁(107)隔开栅与源/漏极区域(104,105)。半导体材料(103)具有比GeSn材料更大的禁带宽度,形成 价带 带阶,厚度很薄的沟道形成了量子阱,将导电载流子限制在其中,沟道中无掺杂杂质,可提高载流子迁移率。,下面是无掺杂GeSn量子阱的金属化物半导体场效应晶体管专利的具体信息内容。

1.一种无掺杂GeSn量子阱的 p 型金属化物半导体场效应晶体管,其特征在于,包括:
一基底,其上生长有半导体材料;
沟道,为单晶GeSn材料,其通式为Ge1-xSnx(0一绝缘介电质薄膜,位于所述沟道上;
一栅电极覆盖在所述绝缘介电质薄膜上;
一源极与一漏极,分别位于所述栅电极的两侧;
第一绝缘间隙壁,位于所述栅极和源极之间,隔开栅极和源极;
第二绝缘间隙壁,位于所述栅极和漏极之间,隔开栅极和漏极;
所述半导体材料的禁带宽度比沟道GeSn大,所述沟道GeSn的厚度为3-15nm,形成价带带阶,将空穴限制在量子阱。
2.如权利要求1所述的无掺杂GeSn量子阱的p型金属氧化物半导体场效应晶体管,其特征在于,基底上生长的半导体材料采用Ge或SiGe。
3.如权利要求1所述的无掺杂GeSn量子阱的p型金属氧化物半导体场效应晶体管,其特征在于,基底上利用外延生长技术或者键合技术生长所述半导体材料。
4.如权利要求1所述的无掺杂GeSn量子阱的p型金属氧化物半导体场效应晶体管,其特征在于,其中基底是半导体材料,或者绝缘体材料。
5.如权利要求1所述的无掺杂GeSn量子阱的p型金属氧化物半导体场效应晶体管,其特征在于,其中沟道单晶GeSn材料是利用外延生长技术或者利用键合技术生长在半导体材料上。
6.如权利要求1-5之任一项所述的无掺杂GeSn量子阱的p型金属氧化物半导体场效应晶体管,其特征在于,其中源极和漏极的材料是NiGeSn合金材料。

说明书全文

无掺杂GeSn量子阱的金属化物半导体场效应晶体管

技术领域

[0001] 本发明涉及一种无掺杂GeSn量子阱的p型MOSFET (Metal-oxide-semiconductor Field-effect Transistor:金属氧化物半导体场效应晶体管)。

背景技术

[0002] 随着集成电路技术的深入发展,晶圆尺寸的提高以及芯片特征尺寸的缩小可以满足微型化、高密度化、高速化、高可靠性和系统集成化的要求。但是随着器件特征尺寸的不断缩小,特别是在进入到纳米尺度的范围后,集成电路技术的发展面临一系列物理限制的挑战。根据国际半导体技术蓝图(International Technology Roadmap for Semiconductors,ITRS)的预测,当集成电路技术节点到10纳米以下的时候,传统的Si材料已经无法满足集成电路技术进一步发展的的需要,引入高载流子迁移率材料和器件结构来提升MOSFET性能变得很有必要。
[0003] 为解决以上问题,前人在Si材料的基础上提出了不同的半导体材料,如SiGe,Ge,GeSn等IV族材料,GaAs、InSb等III-V族材料,采用应变工程来提高载流子的迁移率,但是都不可避免的由于制作工艺,表面钝化方法等问题,造成器件短沟道效应(short-channel effect)显著,存在漏电电流过大,亚阈特性退化等问题,从而降低沟道载流子迁移率,影响器件性能。
[0004] 理论和实验显示GeSn材料具有更高的载流子迁移率。对于弛豫的GeSn材料,当Sn的组分达到6.5%~11%的时候,GeSn就会变成直接带隙结构(Journal of Applied Physics,113,073707, 2013以及其中的参考文献)。改变GeSn材料的应变情况,同样可以达到此目的。这样载流子迁移率大大提高(Physical Review B, vol. 75, pp. 045208, 2007),从而提升MOSFET性能。

发明内容

[0005] 本发明的目的是提出一种无掺杂GeSn量子阱的p型金属氧化物半导体场效应晶体管(MOSFET)的结构,提高载流子迁移率,改善器件性能。
[0006] 本发明用以实现上述目的的技术方案如下:本发明所提出的金属氧化物半导体场效应晶体管具有一基底、一GeSn沟道、一半导体层、一源极、一漏极、一绝缘介电质薄膜、一栅电极以及两绝缘间隙壁。
[0007] 其中,基底上生长半导体材料,GeSn 沟道为单晶GeSn材料,半导体材料的禁带宽度大于沟道GeSn 的禁带宽度,沟道GeSn的厚度为3-15nm;所述形成价带带阶,将空穴限制在量子阱。绝缘介电质薄膜位于沟道上,栅电极覆盖在绝缘介电质薄膜上,绝缘间隙壁隔开栅与源极/漏极区域,源极和漏极材料为NiGeSn。
[0008] 本发明的关键是,GeSn沟道无掺杂,半导体材料的禁带宽度比沟道GeSn大,且形成量子阱结构,GeSn沟道不掺杂施主或者受主杂质,减小了载流子在沟道中的电离杂质散射,同时结合量子阱结构的沟道将载流子限制在其中,从而实现高的载流子迁移率。另外,半导体材料与GeSn沟道的晶格常数不同,可以形成压应变,性能可以进一步改善。附图说明
[0009] 图1 为本发明MOSFET的截面模式图。
[0010] 图2 为本发明MOSFET的俯视模式图。
[0011] 图3为本发明MOSFET制造的第一步。
[0012] 图4为本发明MOSFET制造的第二步。
[0013] 图5为本发明MOSFET制造的第三步。
[0014] 图6为本发明MOSFET制造的第四步。
[0015] 图7为本发明MOSFET制造的第五步。
[0016] 图8为本发明MOSFET制造的第六步。

具体实施方式

[0017] 为了更为清晰地了解本发明的技术实质,以下结合附图和实施例详细说明本发明的结构和工艺实现:参见图1和图2所示的无掺杂GeSn量子阱的p型金属氧化物半导体场效应晶体管10,其包括:
一基底108,采用半导体材料,或者绝缘体材料。
[0018] 一半导体材料103,如可采用Ge,SiGe等,位于基底108上,其禁带宽度比沟道GeSn大。
[0019] 一沟道101,采用单晶GeSn材料,材料通式为Ge1-xSnx(0≤x ≤0.20),如 可 采 用 Ge0.947Sn0.053(参 考 文 献 Proc.IEEE Intl.Electron Devices Meeting,2011,pp.16.7.1-16.7.3),厚度为3-15nm。
[0020] 一绝缘介电质薄膜102,生长在沟道101上,如采用H-k材料HfO2。
[0021] 一栅电极106,覆盖在所述绝缘介电质薄膜102上。
[0022] 一源极101与一漏极102,材料为NiGeSn。
[0023] 第一绝缘间隙壁107,位于所述栅极和源极之间,隔开栅极和源极;第二绝缘间隙壁107,位于所述栅极和漏极之间,隔开栅极和漏极。
[0024] 参见图3-图8,为无掺杂GeSn量子阱的p MOSFET10的制造过程:第一步如图3所示,在半导体基底108上利用外延生长技术或者键合技术生长禁带宽度较大的半导体材料103,形成价带的带阶。
[0025] 第二步如图4所示,在半导体材料上利用外延生长技术或者键合技术生长一薄层GeSn沟道(101),形成量子阱,将载流子限制其中。
[0026] 第三步如图5所示,在沟道上依次沉积绝缘介电质薄膜(102)和栅极材料。
[0027] 第四步如图6所示,利用光刻刻蚀形成栅极106。
[0028] 第四步如图7所示,形成绝缘间隙壁107。
[0029] 第四步如图8所示,形成源极104和漏极105,其掺杂为p型掺杂。
[0030] 虽然本发明已以实例公开如上,然其并非用以限定本发明,本发明的保护范围当视权利要求为准。
[0031] 本发明并不局限于上述实施方式,如果对发明的各种改动或变形不脱离本发明的精神和范围,倘若这些改动和变形属于本发明的权利要求和等同技术范围之内,则本发明也意图包含这些改动和变形。
高效检索全球专利

专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台,是提供专利分析,专利查询,专利检索等数据服务功能的知识产权数据服务商。

我们的产品包含105个国家的1.26亿组数据,免费查、免费专利分析。

申请试用

分析报告

专利汇分析报告产品可以对行业情报数据进行梳理分析,涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度,系统通过AI智能系统对图表进行解读,只需1分钟,一键生成行业专利分析报告。

申请试用

QQ群二维码
意见反馈