技术领域
[0001] 本
发明涉及半导体的封装工艺，尤其涉及一种
倒装芯片封装中的导电柱的结构及其形成方法。
背景技术
[0002] 在半导体元件的封装中，倒装芯片技术扮演重要
角色。倒装芯片微
电子组装含有
基板(如
电路板)与倒装电子构件之间的直接电性连接，其内连线采用
焊料凸块。倒装芯片封装的优点在于尺寸缩小、效能提高、以及封装芯片的可挠性，因此倒装芯片封装的成长速度远高于其他封装方法。
[0003] 近来发展的
铜柱技术中，采用铜柱而非焊料凸块将电子构件连接至基板。铜柱的间距较小，其
短路桥接的可能性较低，可降低电路的电容负载并提高电子构件的操作
频率。
[0004] 然而，应
力可能沿着铜柱与用以接合电子构件的焊料之间的界面造成碎裂。上述碎裂会造成漏
电流，将造成严重的可信度问题。
应力也可能沿着底填材料与铜柱之间的界面造成底填碎裂。底填碎裂会传递至下方基板的低
介电常数的介电层。
[0005] 综上所述，目前亟需改良铜柱的结构与形成方法以应用于
半导体晶片，使其具有强大的电性效能。
发明内容
[0006] 为了克服
现有技术存在的
缺陷，本发明一
实施例提供一种半导体管芯，包括基板；接合垫位于基板上；导电柱位于接合垫上，导电柱具有上表面、边缘
侧壁、与高度；盖层位于导电柱的上表面上，并沿着导电柱的边缘侧壁延伸长度；以及焊料位于盖层的上表面上。
[0007] 本发明另一实施例提供一种半导体管芯，包括基板；接合垫位于基板上；保护层位于焊料垫与基板上，开口具有第一开口；
缓冲层位于保护层上，缓冲层具有第二开口，其中第一开口与第二开口形成组合开口，且组合开口具有侧壁并露出部分接合垫；凸块下
冶金层
衬垫组合开口的侧壁，位于缓冲层顶部上，并
接触露出的部分接合垫；导电柱位于凸块下冶金层上，导电柱具有上表面、边缘侧壁、与高度；盖层位于导电柱的上表面上，并沿着导电柱的边缘侧壁延伸长度；以及焊料位于盖层的上表面上。
[0008] 本发明又一实施例提供一种导电柱的形成方法，包括：形成接合垫于基板上；形成凸块下冶金层于接合垫上；形成
图案化光致抗蚀剂层于凸块下冶金层上，图案化光致抗蚀剂层具有孔洞露出部分凸块下冶金层；将导电材料填入部分孔洞以形成导电柱于凸块下冶金层上，其中导电柱具有上表面、边缘侧壁、与高度；将盖层填入导电柱的上表面上的部分孔洞中，其中盖层沿着导电柱的边缘侧壁延伸长度；将焊料填入盖层的上表面上的部分孔洞中；以及移除图案化光致抗蚀剂层。
[0009] 本发明可以改良铜柱的结构与形成方法以应用于半导体晶片，使其具有强大的电性效能。
附图说明
[0010] 图1-图8是本发明一个或多个实施例中，形成半导体结构的工艺中不同步骤的结构剖视图。
[0011] 【主要附图标记说明】
[0012] H～导电柱高度；L～长度；101～基板；103～内连线层；105～第一保护层；107～保护垫；108、114～侧壁；109～第二保护层；111～开口；113～缓冲层；115～组合开口；117～凸块下冶金层；119～光致抗蚀剂层；121～孔洞；123～导电柱；125～导电柱上表面；127～导电柱边缘侧壁；129～盖层；131～焊料；133～构件；135～底填材料具体实施方式
[0013] 下列说明中的实施例将公开如何形成并使用半导体结构。然而必需理解的是，这些实施例提供多种可行的发明概念，并可应用于多种特定内容中。特定实施例仅用以说明形成及使用实施例的特定方式，并非用以局限本发明的范围。
[0014] 图1至图8是本发明一个或多个实施例中，形成半导体结构的工艺中不同步骤的结构剖视图。以下的“基板”指的是半导体基板，其上形成有多种层状结构与集成电路构件。基板的组成可为
硅或半导体化合物如砷化镓、磷化铟、硅锗
合金、或
碳化硅。层状结构可为介电层、掺杂层、金属层、
多晶硅层、和/或将某层连线至其他一层或多层的通孔插塞。集成电路构件可为晶体管、
电阻、和/或电容。基板可为晶片的一部分，且晶片含有多个半导体管芯形成于基板表面上，其中每一管芯含有一个或多个集成电路。多个半导体管芯之间隔有
切割线(未图示)。后续工艺步骤将施加于基板表面上的一个或多个半导体管芯。
[0015] 如图1所示，部分的基板101具有一个或多个半导体管芯于其表面上。图1中部分的基板101只含有多个管芯之一的一部分。形成于基板101的表面上的多个内连线层103含有一个或多个导电层与一个或多个介电层形成其中。导电层电性接触集成电路构件，使集成电路电性连接至较上层。内连线层103中的介电层可为低介电常数的介电材料(介电常数介于约2.9至约3.8之间)、超低介电常数的介电材料(介电常数介于约2.5至约2.9之间)、低介电材料的组合、或类似物。介电材料的介电常数越低其物性越脆弱，这将造成分层甚至碎裂等现象。
[0016] 形成于内连线层103上的第一保护层105可保护集成电路与内连线层103免于损伤或受到污染。在某些实施例中，第一保护层105可为
单层或多层结构，含有非掺杂的
硅酸盐玻璃(USG)、氮化硅、
氧化硅、或氮氧化硅。第一保护层105可阻绝或减少
水气、机械力、或
辐射损伤集成电路。
[0017] 如图1所示，接合垫107形成于第一保护层105上。接合垫电性接触内连线层103中的导电层，并提供电性连接至下方的集成电路。在一实施例中，接合垫107可为导电材料如
铝、
铝合金、铜、
铜合金、或上述的组合。接合垫107的沉积方法可为
物理气相沉积法(PVD)如溅
镀沉积法，其靶材可为铝、铜、或上述的合金。在溅镀后可进行图案化工艺如
光刻工艺与蚀刻以形成接合垫107。
[0018] 如图2所示，第二保护层109形成于第一保护层105与接合垫107上。在某些实施例中，第二保护层可为一层或多层结构，包含前述第一保护层105所用的材料。第一保护层105与第二保护层109可采用相同或不同的材料。保护层109沉积于第一保护层105与接合垫107上的方法可为沉积技术如
化学气相沉积法(CVD)。在沉积后以光刻与蚀刻选择性地定义开口111于接触垫107上的第二保护层109中。第二保护层109
覆盖部分的接合垫107，而开口111露出接合垫107的表面。开口111具有侧壁108。第二保护层109将吸收或释放因封装基板101所产生的热或机械应力。
[0019] 如图3所示，缓冲层113形成于第二保护层109与接合垫107上。缓冲层113可为聚酰亚胺、聚苯并恶唑(PBO)、或环氧
树脂，其厚度介于约2μm至约10μm之间。缓冲层113先沉积覆盖于第二保护层109上，并填入开口111以覆盖接合垫107露出的表面。在沉积缓冲层113后接着进行光刻与图案化工艺，可选择性定义组合开口115以露出部分的接合垫107。组合开口115具有侧壁114。缓冲层113在组装工艺中具有应力缓冲的功能，可减少应力传递至第一保护层105与第二保护层109。
[0020] 如图4所示，凸块下冶金(UBM)层117形成于缓冲层上，除了衬垫组合开口115的侧壁外还接触接合垫107露出的部分。在某些实施例中，凸块下冶金层117可为导电材料的多层结构，比如
钛层加上铜层。凸块下冶金层117中的每一层的形成方法可为
电镀工艺如电化学电镀法，或其他工艺如溅镀、蒸镀、无电电镀、或
等离子体增强式化学气相沉积法(CVD)，端视凸块下冶金层117的组成而定。
[0021] 接着图5所示，光致抗蚀剂层119形成于凸块下冶金层117上。接着图案化光致抗蚀剂层119以形成孔洞121，露出组合开口115与接合垫107上的部分凸块下冶金层117。光致抗蚀剂层119可作为形成导电柱的金属沉积工艺的模具。光致抗蚀剂材料可为与公知设备相容，并与电镀所用的标准辅助工艺化学品相容的材料之一。
[0022] 如图6所示，导电材料可借由蒸镀、电镀、或网版印刷等方式填入部分的孔洞121中，以形成导电柱123于凸块下冶金层117上。导电材料可为任何金属或合金。举例来说，导电材料可为铜、
锡、
银、或金。导电柱123具有上表面125、边缘侧壁127、与高度H。
[0023] 盖层129形成于导电柱123的上表面125上，并填入部分孔洞121中。盖层129也沿着导电柱123的边缘侧壁127延伸长度L。在一实施例中，将基板101浸润于含镍的电镀溶液以形成盖层129，溶液
温度需保持于预定温度如约50℃，且溶液中Ni(SO3NH2)2的浓度可保持于预定浓度如大于约330g/L。镍层沉积于导电柱123的上表面125的方法可为化学反应工艺。一般相信电镀溶液中的高浓度镍离子会让溶液穿透光致抗蚀剂层119与导电柱123之间的界面，这将使含镍的盖层形成于导电柱123的边缘侧壁127上。在某些实施例中，盖层129延伸的长度L与导电柱123的高度L的比例介于约0.0022至约0.088之间。盖层129的厚度可介于约 至约 之间。在不考虑机械力的情况下，盖层129可减少沿着焊料与导电柱123之界面产生的碎裂。上述焊料是用以接合后续工艺中的构件。同样地，沿着底填材料与铜柱的界面产生的底填碎裂也可减少。在其他实施例中，盖层129可为金、锡、或银。在某些实施例中，盖层129的组成不同于导电柱123。
[0024] 如图6所示，将焊料131沉积填入盖层129上表面的部分孔洞121中。在一实施例中，焊料131为无铅焊料。在某些实施例中，焊料131是含有少量铅的焊料膏。焊料131的熔点低于导电柱123与盖层129的熔点。
[0025] 如图7所示，在移除光致抗蚀剂层119后以导电柱123作掩模，并移除未被导电柱123覆盖的凸块下冶金层117。上述移除步骤可采用蚀刻工艺，蚀刻露出的部分凸块下冶金层117直到露出下方的缓冲层113。保留于导电柱123下的凸块下冶金层117是位于组合开口115的侧壁114上及缓冲层的顶部上，并接触接合垫107露出的部分。
[0026] 图8为本发明一实施例的电子构件的剖视图。基板101以图7所示的导电柱123接合至构件133。为了节省篇幅，构件133仅以简单的芯片示意而无全部的特征。在一实施例中，构件133可为
半导体芯片、封装基板、
电路板、或任何本领域普通技术人员所熟知的合适构件。基板101可借由导电柱123电性连接至构件133。接合方法可为铜对铜接合、焊料接合、或任何本领域普通技术人员所熟知的合适方法。
[0027] 在接合工艺后，基板101与构件133之间的距离将定义为空隙(gap)。底填材料135可填入空隙以保护导电柱123，并增加封装的可信度。底填材料可减少导电柱123、基板
101、与构件133之间的应力，并平均分散电子构件的堆迭结构产生的热。底填材料135可含有但不限定于
环氧树脂、聚酰亚胺、其他热塑性或热固性材料、或任何其他本领域普通技术人员所熟知的合适材料。
[0028] 本发明的多种实施例可用以改善公知焊料凸块工艺的缺点。举例来说，多种实施例的盖层129保护导电柱123顶角的设计可减少因应力导致沿着导电柱123与焊料的界面所产生的碎裂。上述焊料是用以接合后续工艺中的构件。简言之，形成盖层129可改善组装良率。
[0029] 虽然本发明已以数个较佳实施例公开如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当以所附的
权利要求所界定的范围为准。
