반도체 장치의 제조방법{Manufacturing Method for Semiconductor Device}

본 발명은 반도체 장치의 제조방법에 관한 것이다.

반도체 장치는 기판 상에 다수의 금속 및 절연막이 패터닝되는 고집적 전자소자이다.

특히, 반도체 장치를 구성하는 소자들을 전기적으로 분리시키기 위한 수단으로 국소적으로 기판을 산화시켜 형성시키는 로코스(Locos) 공정이 많이 사용된다. 그러나 로코스 공정은 버즈비크(bird's beak) 현상으로 인한 불량이 자주 발생하는 문제점이 있다.

따라서 최근에는 STI(Shallow Trench Isolation) 공정에 따라, 기판영역을 선택적으로 식각하여 소자 분리를 위한 트렌치를 형성하고 트렌치에 절연막을 채워 넣고 있다.

본 발명이 해결하고자 하는 과제는 STI(Shallow Trench Isolation) 공정에 있어서, 하드 마스크 필름의 증착 공정을 제거함으로써 공정 단순화를 통해 제조 비용을 절감할 수 있는 반도체 장치의 제조방법을 제공함에 있다.

본 발명이 해결하고자 하는 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 발명의 일 실시예에 따른 액티브 영역(A) 및 분리 영역(B)을 포함하는 반도체 장치의 제조방법은 기판을 준비하는 단계, 기판 상면에 포토레지스트를 도포하는 단계, 포토레지스트를 노광 및 현상하여 분리 영역(B)의 포토레지스트를 제거하는 단계, 분리 영역(B)에 해당하는 기판의 일부를 건식 식각하여 트렌치를 형성하는 단계 및 액티브 영역(A)의 포토레지스트를 제거하는 단계를 포함할 수 있다.

또한, 액티브 영역(A)의 포토 레지스트를 제거하는 단계 이후에 기판의 액티브 영역(A) 및 분리 영역(B)을 습식 식각하는 단계를 더 수행할 수 있다.

또한, 분리 영역(B)의 폭은 0.3㎛ 이상일 수 있다.

또한, 습식 식각 단계시 액티브 영역(A)의 기판의 에지부는 코너라운 딩(corner rounding)될 수 있다.

또한, 습식 식각 단계 이후에 트렌치 상에는 갭필 산화막이 형성될 수 있다.

본 발명의 일 실시예에 따른 반도체 장치의 제조방법은 STI 공정에 있어서, 하드 마스크 필름의 증착 공정을 제거하여 공정 단순화를 통해 제조 비용을 절감할 수 있는 효과가 있다.

후술하는 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예에 따른 반도체 장치의 제조방법에 대하여 상세히 설명한다.

도 1은 본 발명의 일 실시예에 따른 반도체 장치의 제조방법을 설명하기 위한 순서도이고, 도 2 내지 도 8은 본 발명의 일 실시예에 따른 반도체 장치의 제조방법을 설명하기 위한 단면도이다.

도 1을 도 2 내지 도 8과 함께 참조하면, 본 발명의 일 실시예에 따른 반도 체 장치의 제조방법은 기판(100)을 준비하는 단계(S10), 기판(100) 상면에 포토레지스트(200)를 도포하는 단계(S20), 분리 영역(B)의 포토레지스트(200)를 제거하는 단계(S30), 분리 영역(B)의 기판(100)을 건식 식각하는 단계(S40) 및 액티브 영역(A)의 포토레지스트(210)를 제거하는 단계(S50)를 포함할 수 있다. 또한, 액티브 영역(A)의 포토레지스트(210)를 제거하는 단계(S50) 이후에는 액티브 영역(A) 및 분리 영역(B)의 기판(110)을 습식 식각하는 단계(S60), 액티브 영역(A) 및 분리 영역(B)의 기판(120) 상에 갭필 산화막(300)을 형성하는 단계(S70) 및 액티브 영역의 갭필 산화막을 제거하는 단계(S80)를 더 포함할 수 있다. 이하에서는, 도 2 내지 도 8을 통해 상술한 단계들을 포함하는 반도체 제조방법에 대하여 상세히 설명한다. 도 1은 도 2 내지 도 8을 설명함에 있어 함께 참조된다.

도 2 및 도 3을 참조하면, 게이트, 소스 및 드레인을 포함하는 소자들이 형성되는 액티브 영역(A) 및 상기 액티브 영역(A)을 구분하는 분리 영역(B)을 포함하는 기판(100)을 준비한다(S10). 본 발명의 실시예에서 분리 영역(B)은 STI(Shallow Trench Isolation) 영역으로 지칭될 수도 있다.

이후, 기판(웨이퍼로 지칭될 수 있음, 100) 상면에 포토레지스트(200)를 도포한다(S20). 포토레지스트(200)는 포지티브 또는 네거티브일 수 있으며, 어떤 종류의 포토레지스트를 사용하는가는 마스크의 패턴에 달려있으므로 본 발명의 일 실시예에서는 특별히 한정하지 않는다. 다만, 본 실시예에서는 빛을 받으면 현상되는 포지티브 포토레지스트를 예로 들어 설명하기로 한다.

이후, 포토레지스트(200)를 노광 및 현상하여 분리 영역(B)의 포토레지스트를 제거한다(S30).

도 4 및 도 5를 참조하면, 상기 현상된 포토레지스트(210)를 식각 마스크로 하여, 분리 영역(B)에 해당하는 기판(100)의 일부를 건식 식각하여 트렌치(110a)를 형성한다(S40). 건식 식각의 방법으로는 반응성 이온 식각(RIE)나 플라즈마 식각 방법을 사용할 수 있다.

일반적인 STI 공정에서는 기판 상에 패드 산화막과 질화막을 형성시킨 후, 상기 질화막의 상부에 포토레지스트를 형성하여 분리 영역(B)에 트렌치를 형성시키는 공정을 수행하게 된다. 이 때, 패드 산화막과 질화막은 분리 영역(B)에 트렌치를 형성시킬 때 액티브 영역(A)을 식각으로부터 보호하는 하드 마스크 필름의 역할을 한다. 따라서, 일반적인 STI 공정에서는 기판 상에 산화막 및 질화막을 증착하는 공정 및 기판에 트렌치를 형성한 후 산화막 및 질화막을 제거하는 공정이 반드시 수반되어야 한다.

본 발명의 일 실시예에 따른 반도체 장치의 제조방법은 하드 마스크 필름의 증착 및 제거 공정을 제거한다. 즉, STI 공정에서 트렌치(110a)를 형성시킬 때 포토레지스트만(200)을 기판에 직접 형성시켜, 포토레지스트만(210)이 기판의 액티브 영역(A)을 보호하는 마스크 역할을 하게 된다. 이는 기존의 STI 공정에서 패드 산화막 및 질화막을 형성함으로써 추가되던 공정 및 비용을 제거하여 공정의 단순화 및 제조 비용을 절감할 수 있는 효과가 있다.

특히, 본 발명의 일 실시예에 따른 반도체 장치의 제조방법은 트렌치(110a)의 폭이 0.3㎛ 이상이 되는 STI 공정에 있어서 효과적이다. 트렌치(110a)의 폭이 0.3㎛ 미만이 되는 STI 공정에서는 패턴 형성의 정밀도가 매우 중요하다. 포토레지스트는 패드 산화막이나 질화막에 비하여 강도가 작기 때문에, 건식 식각에 의하여 트렌치를 형성할 때 식각에 의하여 함께 제거되는 경우가 발생할 수도 있다. 따라서, 액티브 영역(A)의 포토레지스트가 제거됨에 따라, 액티브 영역(A)의 기판도 트렌치 형성시 함께 깍여질 수 있다. 즉, 트렌치(110a)의 폭이 0.3㎛ 미만이 되는 STI 공정에서는 액티브 영역의 식각을 방지하기 위하여 패드 산화막이나 질화막이 형성되어야 한다.

그러나 트렌치(110a)의 폭이 0.3㎛ 이상이 되는 공정은 트렌치(110a)의 폭이 0.3㎛ 미만이 될 때에 비하여 패턴 형성시 정밀도의 오차 허용치가 크다. 따라서, 비교적 러프(rough)한 공정이 허용될 수 있어, 패드 산화막 및 질화막의 증착 및 제거 공정을 STI 공정에서 제거할 수 있다. 웨이퍼의 크기 및 액티브 영역의 크기에 따라 분리 영역의 폭은 가변될 수 있다. 본 발명의 일 실시예에 따라 트렌치(110a)의 폭이 0.3㎛ 이상되는 STI 공정에서는, 패턴 형성시 정밀도에 대한 오차 허용치가 0.3㎛ 미만인 공정에 비하여 크므로, 트렌치(110a)의 폭에 대한 상한값은 고려되지 않아도 좋다.

따라서, 패터닝하고자 하는 트렌치(110a)의 폭에 따라 패드 산화막 또는 질화막의 증착 공정의 수행 여부를 결정하여 STI 공정의 수를 유동성 있게 조절할 수 있고, 패터닝하고자 하는 트렌치의 폭이 트렌치(110a)의 폭이 0.3㎛ 이상일 때에는 패드 산화막 및 질화막 증착 공정을 제거함에 따라 제조공정의 효율화 및 비용 절감을 가져올 수 있다.

이후, 스트리퍼를 사용하여 액티브 영역(A)의 포토레지스트(210)를 제거한다(S50).

도 6을 참조하면, 액티브 영역(A)의 포토 레지스트(210)를 제거한 이후에, 액티브 영역(A) 및 분리 영역(B)을 습식 식각하여 액티브 영역(A)의 기판(110)의 에지부(Y)를 코너라운딩(corner-rounding)시킨다(S60). 도 6에서 점선에 의해 표시된 영역(X)은 습식 식각에 의해서 에칭된 기판의 일부를 나타낸다.

액티브 영역(A)의 에지부(Y)가 라운딩되지 않으면, 에지부(Y)에 스트레스가 집중되거나 강한 전계가 걸리는 경우가 발생하여 제조 후 오작동이 발생되는 문제가 발견되고 있다. 또한, 보이드(void)의 발생률도 크다. 따라서, 습식 식각은 일반적으로 등방성 식각이므로 기판의 액티브 영역(A) 및 분리 영역(B)을 균일하게 식각한다. 상기 기판(120)의 액티브 영역(A)의 에지부(Y)와 같이 돌출된 부분은 측부와 상부에서 함께 에칭되므로 코너라운딩(corner rounding)될 수 있다.

도 7 및 도 8을 참조하면, 습식 식각 단계 이후에, 액티브 영역(A) 및 분리 영역(B)의 기판(120) 상에 트렌치(120a)가 충분히 매립될 수 있도록 갭필(gap fill) 산화막(300)을 형성한다(S70). 갭필 산화막(300)은 일반적으로 실리콘 옥사 이드(SiO ₂ )가 될 수 있다.

이후, 액티브 영역(A)에 형성된 갭필 산화막(300)을 기판(120)과 갭필산화막(300)을 선택적으로 제거할 수 있는 화학적 기계적 연마(CMP) 공정을 통하여 제거한다(S80). 화학적 기계적 연마 공정을 거친 갭필 산화막은 310으로 표시하였음을 밝혀둔다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

도 1은 본 발명의 일 실시예에 따른 반도체 장치의 제조방법을 설명하는 순서도이다.

도 2 내지 도 8은 본 발명의 일 실시예에 따른 반도체 장치의 제조방법을 설명하는 단면도이다.

(도면의 주요부분에 대한 부호의 설명)

100 : 기판

110 : 트렌치가 형성된 기판

110a : 트렌치

120 : 습식 식각 단계를 거친 기판

120a : 습식 식각 단계를 거친 트렌치

200 : 포토레지스트

210 : 현상된 포토레지스트

300 : 갭필 산화막

310 : CMP 단계를 거친 갭필 산화막