技术领域
[0001] 本
发明属于微
电子技术领域,具体涉及一种
宽禁带半导体柔性衬底的制备方法,特别是单晶GaN、AlN、SiC柔性衬底的制备方法。
背景技术
[0002] 宽禁带半导体主要包括二元的InN、GaN、AlN、SiC,三元的InGaN、AlGaN和四元的InGaAlN等材料,氮化
铝(AlN)、
碳化
硅(SiC)、氮化镓(GaN)基半导体材料是宽禁带半导体材料的典型代表。这些材料具有宽禁带、高热导率、高击穿场强、高饱和电子漂移速率、较小的
介电常数、高热导率、高抗
辐射能
力等特点,是制作高频、高功率、耐高温、抗辐射电子器件的理想材料,在国防、航天、航空、通信、
汽车、石油开采等方面有着广泛的应用前景。另外这些材料也是重要的
光电子材料,它们在高
亮度发光
二极管(LED)、紫外/蓝/绿光
激光器(LD)、日盲探测器、紫外探测器等方面市场前景广阔。
[0003] 目前,用于宽禁带半导体电子器件的衬底主要是异质衬底,例如蓝
宝石、SiC、Si等。这些衬底技术成熟、价格便宜,这些衬底上制备的电子器件商业化应用取得了巨大的成功。但是,异质衬底上进行
异质外延存在一系列的问题,例如:由于衬底和外延晶体晶格的失配将引起失配位错;由于
热膨胀系数的差别在降温
退火过程中会产生热
应力,从而导致裂纹的出现,晶片
变形严重;晶体极性的不同常常会引起反向畴
缺陷。这些问题严重制约了外延膜晶体
质量的提高。解决这些问题的最好办法是采用同质衬底,目前,SiC的同质衬底最为成熟,Cree公司可以大批量销售4inch无微管缺陷的4H-SiC,6inch的4H-SiC单晶衬底也已经开始生产,可以少量供应。GaN在高温下易分解,难于
熔化,所以氮化镓单晶材料的生长极为困难。但是近几年GaN体单晶的生长技术发展很快,例如采用HVPE技术,可以5 6 -2
制备2inch位错
密度为10~10 cm 的氮化镓体单晶,采用HPNS技术可以制备直径为3cm
2 -2 3 -2
位错密度为2×10cm 的氮化镓体单晶,采用
氨热法可以制备2inch位错密度为5×10 cm的氮化镓体单晶。AlN单晶衬底目前已经实现了产业化,例如俄罗斯的NitrideCrystal公
3 -2
司能够批量供应2inch位错密度1×10cm 的PVT AlN单晶衬底。
[0004] 宽禁带半导体同质衬底虽然能够大幅度提高外延材料的晶体质量,但是其成本昂贵,规模化生产困难,且无法制备大尺寸单晶衬底,这些都制约了同质衬底的大规模应用。此外,目前宽禁带半导体同质衬底的结晶质量不够完美,缺陷
水平较高。我们知道,衬底的质量会直接影响外延层的晶体质量,它会产生位错的延伸、增殖等。因此,开发出一种能够提高外延层晶体质量的易于产业化的低成本宽禁带半导体衬底制备技术显得异常重要。
[0005] 柔性衬底技术作为一种降低应力的技术,正越来越得到科研工作者的重视。所谓柔性衬底,可以理解为衬底在特定的条件下,显示出屈服于外延材料性质的柔性特征,通过自身的应变,部分地抵消外延层的应力,从而达到降低外延层内部的残余应力,提高晶体质量的效果。柔性衬底理论的提出,已经有十多年的历史,主要针对SiGe、GaAs、InP等半导体
薄膜的异质
外延生长,解决晶格失配应力导致材料质量下降、甚至完全失效的问题。
发明内容
[0006] 本发明将柔性衬底的理论引入宽禁带半导体同质外延衬底的制备工艺中,本发明的宽禁带半导体柔性衬底结合了柔性衬底和同质外延的优点,能够显著的降低其上外延膜的应力,提升外延膜的晶体质量。此外,该衬底还可以解决目前宽禁带半导体同质衬底制造成本高、晶体尺寸小的难题。
[0007] 为了达到上述目的,本发明提供的技术方案为:
[0008] 所述宽禁带半导体柔性衬底的制备方法包含如下步骤:
[0009] 1)采用MOCVD、MBE或HVPE方法在蓝宝石或SiC衬底上生长宽禁带半导体外延层;
[0010] 2)在宽禁带半导体外延层上表面进行H+注入或He+注入,使宽禁带半导体外延层中形成脆性气泡层;
[0011] 3)将宽禁带半导体外延层上表面与
支撑衬底进行键合,形成复合衬底,支撑衬底提供“加强板”的作用;
[0012] 4)对键合后的复合衬底进行二步
热处理;第一步热处理的
温度为300~800℃,使气泡层裂开,宽禁带半导体外延层被裂开的气泡层分为两部分,与支撑衬底结合的宽禁带半导体外延层部分成为宽禁带半导体柔性功能层,舍去另一部分宽禁带半导体外延层;第二步热处理的温度为800~1200℃,增强宽禁带半导体柔性功能层与支撑衬底的键合强度,修复宽禁带半导体柔性功能层;
[0013] 5)对宽禁带半导体柔性功能层表面进行CMP
抛光处理,使之平坦化,即得宽禁带半导体柔性衬底。
[0014] 另外,在对宽禁带半导体柔性功能层表面进行CMP处理后还可以对宽禁带半导体柔性功能层进行纳米图形化处理,即,在宽禁带半导体柔性功能层表面蚀刻凹槽。
[0015] 其中,所述蓝宝石或SiC衬底尺寸为2~12inch;所述宽禁带半导体外延层为5 6 -2
GaN、AlN、SiC或AlGaN,优选GaN,其厚度为5μm~10mm,其错位密度为10~10 cm ;所述+ +
支撑衬底为n型或P型Si;步骤2)所述H注入或He 注入的注入
能量为50keV~250keV,
16 18 2
注入剂量为1×10 ~1×10 at/cm;步骤3)所述的键合是通过分子粘结或晶片结合来实现,形成导电的键合界面;所述宽禁带半导体柔性功能层经步骤5)CMP处理后的厚度为
20~50nm,该厚度显示了衬底材料屈服于外延材料性质的特性,故称之为“柔性衬底”;步骤
5)所述CMP处理是CMP抛光宽禁带半导体柔性功能层表面至
原子级,使其粗糙度为(利用AFM进行测量);对宽禁带半导体柔性功能层进行纳米图形化处理时,图形中凹槽的深度为宽禁带半导体柔性功能层厚度的50%~75%。
[0016] 下面结合设计思路对本发明方法进一步说明:
[0017] 步骤1)中宽禁带半导体外延层是指GaN、AlN和SiC,但主要是指GaN。蓝宝石和SiC是目前GaN常用的衬底材料,也可以用作AlN外延的衬底材料,对于SiC外延,可以使用SiC和Si作为衬底。宽禁带半导体外延层的生长方法可以是MOCVD、MBE或HVPE,外延层5
的厚度为5μm~10mm。采用最新的工艺技术,使生长的GaN晶体的位错密度控制在10~
6 -2
10cm 范围内。步骤2)中注入形成的气泡层的深度比宽禁带柔性衬底的厚度(20~50nm)要厚几十纳米。步骤3)中的支撑衬底最好是Si,因为Si易于加工,导电导热性能优良,且与现在的半导体工艺相匹配。键合的方法可以是通过分子粘结或晶片结合来实现,具体要求键合界面导电。步骤6)中采用
光刻工艺对Si上的宽禁带半导体层进行纳米图形化处理,图形中槽的深度占宽禁带半导体薄膜厚度的50%~75%。
[0018] 与
现有技术相比,本发明的有益效果为:
[0019] 本发明方法利用MOCVD、MBE或HVPE技术在蓝宝石或者SiC衬底上生长高质量的宽禁带外延层,然后利用现在较为成熟的薄层转移技术将宽禁带半导体外延层一层层转移至支撑衬底上,被转移的宽禁带半导体薄膜厚度为几十纳米,抛光后具体厚度为20~50nm。
[0020] 本发明方法将柔性衬底的理论引入宽禁带半导体同质外延的制备工艺中,主要是针对GaN同质衬底的晶体质量不高,远低于目前Si器件晶体的质量,所以需要一种能够提升外延膜晶体质量的技术。而本发明的GaN柔性衬底能够弥补GaN衬底晶体质量不高的缺点,显著降低GaN外延膜的应力水平,提高GaN外延膜的晶体质量。
[0021] 总之本发明方法降低了外延材料的缺陷密度和应力水平,大幅度提高了外延材料的晶体质量,该方法制备的宽禁带半导体柔性衬底具有衬底尺寸大,易于产业化的优点。
附图说明
[0023] 图2为本发明方法中制备宽禁带半导体外延层的示意图;
[0024] 图3为本发明方法中在宽禁带半导体外延层中形成气泡层的示意图;
[0025] 图4为本发明方法中将宽禁带半导体外延层上表面与支撑衬底进行键合的示意图;
[0026] 图5为本发明方法中对键合后的复合衬底进行二步热处理的示意图;
[0027] 图6为本发明方法中对宽禁带半导体柔性功能层表面进行CMP抛光处理的示意图;
[0028] 图7为本发明方法中对对宽禁带半导体柔性功能层进行纳米图形化处理的示意图。
[0029] 图中:1-蓝宝石或SiC衬底,2-
缓冲层或超晶格层,3-宽禁带半导体外延层,4-气泡层,5-键合界
面层、6-支撑衬底,7-宽禁带半导体柔性功能层。
具体实施方式
[0030] 下面结合具体
实施例对本发明作进一步详细说明。
[0031] 实施例1
[0032] 一种大尺寸SiC同质外延柔性衬底的制备方法如图1至图6所示,其中SiC柔性功能层的厚度为20~50nm。采用该柔性衬底可以在其上制备垂直结构的LED器件,不仅节约了成本,还提高了器件的发光面积和性能。
[0033] 具体制备步骤如下:
[0034] 1)采用高温MOCVD、MBE等技术在SiC或Si衬底1上生长SiC外延层3,SiC外延层3与SiC或Si衬底1之间有缓冲层2,SiC或Si衬底1的尺寸为2~6inch。利用台阶控制外延技术或
位置竞争外延技术制备低微管密度的SiC厚膜,厚膜的厚度范围为5μm~10mm。
[0035] 2)在SiC外延层3上表面进行H+注入,使SiC外延层3中形成脆性气泡层4。离16 18 2
子注入能量为50keV~250keV,注入剂量约为1×10 ~1×10 at/cm,气泡层的深度比SiC柔性衬底功能层7的厚度(20~50nm)要厚几十纳米。
[0036] 3)将SiC外延层3上表面与支撑衬底6进行键合,形成复合衬底,SiC外延层3上表面与支撑衬底6之间形成键合界面层5。支撑衬底6为Si,考虑Si作为支撑衬底的原因是Si具备导电导热性能良好、尺寸大、成本低、集成工艺成熟等优点。键合方式采用分子粘结或晶片结合来实现,具体要求键合界面导电,易于实现垂直型器件结构。
[0037] 4)对键合后的复合衬底进行二步热处理;第一步热处理的温度为400~800℃,使气泡层4裂开,SiC外延层3被裂开的气泡层4分为两部分,与支撑衬底6结合的SiC外延层3部分成为SiC柔性功能层7,舍去另一部分SiC外延层3;第二步热处理的温度为900~1200℃,增强SiC柔性功能层7与支撑衬底6的键合强度,同时修复SiC柔性功能层7的注入损伤;
[0038] 5)对SiC柔性功能层7表面进行CMP抛光处理。裂片后SiC柔性功能层的表面质量非常差,需要进行CMP抛光处理,抛光表面至原子级,在利用AFM进行测量时,该粗糙度为此时,SiC同质外延柔性衬底便可以投入使用了。
[0039] 实施例2
[0040] 一种大尺寸图形化GaN同质外延柔性衬底的制备方法如图1至图7所示,其中GaN柔性功能层的厚度为20~50nm。采用该柔性衬底可以在其上制备垂直结构的LED器件,不仅节约了成本,还提高了器件的发光面积和性能。
[0041] 具体制备步骤如下:
[0042] 1)采用MOCVD、MBE或HVPE技术在蓝宝石或SiC衬底1上生长GaN外延层3,GaN外延层3与蓝宝石或SiC衬底1之间有缓冲层或超晶格2,SiC或Si衬底1的尺寸为2~8inch。利用最先进的MOCVD、MBE或者HVPE技术,包括缓冲层技术、超晶格技术、ELOG技术等制备
5 6 -2
位错密度为10~10cm 的GaN厚膜,厚膜的厚度范围为5μm~10mm。
[0043] 2)在GaN外延层3上表面进行H+或He+注入,使GaN外延层3中形成脆性气泡层16 17 2
4。
离子注入能量为50keV~200keV,注入剂量约为1×10 ~1×10 at/cm,气泡层的深度比GaN柔性功能层7的厚度(20~50nm)要厚几十纳米。
[0044] 3)将GaN外延层3上表面与支撑衬底6进行键合,形成复合衬底,GaN外延层3上表面与支撑衬底6之间形成键合界面层5。支撑衬底6为Si,考虑Si作为支撑衬底的原因是Si具备导电导热性能良好、尺寸大、成本低、集成工艺成熟等优点。键合方式采用分子粘结或晶片结合来实现,具体要求键合界面导电,易于实现垂直型器件结构。
[0045] 4)对键合后的复合衬底进行二步热处理;第一步热处理的温度为300~600℃,使气泡层4裂开,GaN外延层3被裂开的气泡层4分为两部分,与支撑衬底6结合的GaN外延层3部分成为GaN柔性功能层7,舍去另一部分GaN外延层3;第二步热处理的温度为800~1100℃,增强GaN柔性功能层7与支撑衬底6的键合强度,同时修复GaN柔性功能层7的晶格损伤。
[0046] 5)对GaN柔性功能层7表面进行CMP抛光处理。裂片后GaN柔性功能层的表面质量非常差,需要进行CMP抛光处理,抛光表面至原子级,在利用AFM进行测量时,该粗糙度为[0047] 6)对GaN柔性功能层7表面进行图形化处理。为了进一步提升GaN柔性衬底的柔性效果和其上外延层的晶体质量,可以采用光刻工艺进行纳米图形化处理。图形可以是网状也可以是沿一定晶向的条纹状,图形中槽的深度占GaN薄层厚度的50%~75%。
[0048] 本发明例举了上述优选的实施方式,但是应该说明,本领域的技术人员可以进行各种变化和改型。因此,除非这样的变化和改型偏离了本发明的思想范围,否则都应该包括在本发明的保护范围内。