子分类：
| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 1 | 使用误差数模转换器的DAC校准 | CN202280061818.7 | 2022-09-09 | CN117957779A | 2024-04-30 | Z·唐; D·塞奥 |
| 本公开的某些方面提供了一种数模转换器(DAC)系统。该DAC系统通常包括：多个电流源；多个校准DAC，每个校准DAC耦合到多个电流源中的相应一个电流源；参考电流源；和电流镜，该电流镜具有选择性地耦合到多个电流源的第一分支，其中该电流镜的第二分支耦合到参考电流源。该DAC系统还包括选择性地耦合到电流镜的第一分支和第二分支的第一误差DAC，以及选择性地耦合到电流镜的第一分支和第二分支的第二误差DAC。 | ||||||
| 2 | 基于卷积和变换器的压缩感知 | CN202211610047.0 | 2022-12-12 | CN117956175A | 2024-04-30 | 邝得互; 叶冬杰; 倪张凯 |
| 一种对压缩感测数据进行自适应重建的方法。该方法包含以下步骤：接收感知数据；对感知数据进行初始重建，以获得多个第一重建分片；通过重建模块，对感知数据进行渐进式重建，以获得多个第二重建分片；将多个第二重建分片与多个第一重建分片相加，以获得最终分片；以及合并最终分片以获得重建数据。渐进式重建进一步包含串联变换器特征和卷积特征以获得第二重建分片。本发明提供了一种用于CS自适应采样和重建的混合网络，它整合了利用CNN的详细空间信息和和变换器提供的全局背景这两个优点，以增强表征学习。 | ||||||
| 3 | turbo码的并行译码方法、装置、电子设备及介质 | CN202311757456.8 | 2023-12-19 | CN117955507A | 2024-04-30 | 徐韡 |
| 本发明公开了一种turbo码的并行译码方法、装置、电子设备及介质。该方法包括：获取目标码块分割为第一数量的子块；每次读入第一数量的子块中第二数量字节数的码元后，交替触发各分量译码器执行：并行计算第三数量路的第一和第二分支度量值，以及每路的前半部分码元前向度量值和后半部分码元后向度量值；根据第一和第二分支度量值，并行计算与每路分别对应的后半部分码元前向度量值和前半部分码元后向度量值后，并行计算第三数量路的外信息，并确定出每路的先验信息后发送至另一分量译码器的输入端，直至满足结束迭代条件，得到硬判决器输出的译码结果。本发明实施例的技术方案最大程度的减少译码过程中搬运次数，提高译码效率。 | ||||||
| 4 | ECC解码器、存储控制器和存储系统 | CN202311401127.X | 2023-10-26 | CN117955506A | 2024-04-30 | 姜淳荣; 吉庸成; 金宰弘; 孙弘乐 |
| 提供了一种ECC解码器、存储控制器和存储系统。所述存储控制器包括：处理器，所述处理器具有位于其中的解码模式确定电路，所述解码模式确定电路被配置为：(i)接收关于存储器件的寿命或保持的信息，以及(ii)基于所接收的信息，将第一操作模式和第二操作模式中的一者确定为操作模式。所述处理器被配置为向存储器件传送用于在单次读取的时间段期间获得硬判决(HD)数据和第一条SD数据的粗略软判决(SD)读取命令，或者用于从多次读取获得第二条SD数据的精细SD读取命令。 | ||||||
| 5 | 基于霍夫曼编码的电热毯热传导数据的高效传输方法 | CN202410333283.5 | 2024-03-22 | CN117955503A | 2024-04-30 | 东陆勋 |
| 本发明涉及数据传输技术领域，具体涉及一种基于霍夫曼编码的电热毯热传导数据的高效传输方法。方法包括：获取电热毯的热传导数据序列；对热传导数据序列中的所有数据进行线性拟合，得到拟合曲线，根据热传导数据序列与拟合曲线之间的差异，得到特征差异数据序列；利用不同的采样步长对特征差异数据序列进行采样，得到重组数据序列，通过重组数据序列对应的差分数据序列中每个类型的数据出现的频率，得到第一频率序列，根据计算得到的第一频率序列与其对应的第一预设幂律序列之间的相似度，得到目标数据序列；对目标数据序列进行霍夫曼编码，得到压缩后的数据，并对压缩后的数据进行传输。本发明能够提高后续数据的传输效率。 | ||||||
| 6 | 一种基准电压可变型的分步式Flash ADC | CN202311741713.9 | 2023-12-15 | CN117955498A | 2024-04-30 | 李靖; 张树航; 杨璐含; 刘瀚泽; 宁宁; 于奇 |
| 本发明属于模数混合集成电路技术领域，具体为一种基准电压可变型的分步式Flash ADC。本发明通过使用低压差线性稳压器得到一组基准电压，使得分步式的Flash ADC的每步量化的过程中，无需对电容阵列开关切换后生成的量化信号残差电压进行放大操作，即可更换Flash ADC基准电压后直接进行一下步的量化操作，不再加入残差放大结构，而是通过调低比较器模块的基准电压，直接对残差进行下一步的量化；从而通过调节比较器电路的基准电压，使得残差放大器的结构和残差放大的过程被省略，电路量化速度得到提升，电路设计难度和功耗得到下降。最终本发明提高了电路的量化速度，降低了电路设计的复杂度。 | ||||||
| 7 | 一种用于TIADC采样时间误差校准的数字提取电路 | CN202410127293.3 | 2024-01-30 | CN117955497A | 2024-04-30 | 王昕宇; 唐杰 |
| 本发明公开一种TIADC采样时间误差校准的数字提取电路，涉及模数转换器技术领域，所述数字提取电路包括：TIADC数模转换器、M个特定滤波器和采样误差提取模块；TIADC数模转换器包括多相时钟、M个采样开关和M个量化转换模块；多相时钟产生M个分频时钟，从而触发采样开关导通，对输入数据进行采样；量化转换模块对接收到的采样数据进行量化，得到数字码值，并将数字码值发送给对应的特定滤波器；特定滤波器对接收到的数字码值进行滤波处理，得到校准输入信号；采样误差提取模块基于M个校准输入信号，确定各采样开关的失配信息。本发明能为采样时间误差校准提供稳定可信的数字提取数据，避免校准失配，校准不稳定等问题。 | ||||||
| 8 | 一种时间交织模数转换系统及校准方法 | CN202410080048.1 | 2024-01-18 | CN117955496A | 2024-04-30 | 李婷; 任芳; 张勇; 倪亚波; 李梁; 陈超; 梁宇涵; 马梓铭; 陶磊; 彭嘉豪; 付东兵; 王健安; 陈光炳 |
| 本申请涉及集成电路技术领域，提供了一种时间交织模数转换系统及校准方法，系统包括：多级输入缓冲模块，用于接收模拟输入信号并对模拟输入信号进行缓冲；通道选择模块，与多级输入缓冲模块连接，用于将多级输入缓冲模块的输出信号传输至预先选择的目标通道；时间交织模数转换模块，与通道选择模块连接，用于生成采样时钟信号，并通过目标通道、采样时钟信号，将多级输入缓冲模块的输出信号转换为数字输出信号；通道误差校准模块，与时间交织模数转换模块连接，用于对时间交织模数转换模块的通道误差进行校准，并将时间误差反馈至时间交织模数转换模块，以调节采样时钟信号。本申请方案，降低了时间交织转换器的校准难度并提高了交织后的性能。 | ||||||
| 9 | 针对SAR ADC的分裂电容模组及相应的开关方法 | CN202311804036.0 | 2023-12-25 | CN117955494A | 2024-04-30 | 姜梅; 沈晴; 王鑫; 陈俊贤; 何鑫晖 |
| 本申请提供了一种针对SAR ADC的分裂电容模组及相应的开关方法，涉及模数转换的技术领域。本申请使用下极板采样方式，本质上属于基于分裂电容的下极板开关策略，其相较传统方案只增加了一个开关，其以极小的硬件代价实现了同时具备相关技术中基于VCM的下极板开关策略和基于分裂电容的上极板开关策略的优势，即：SAR ADC的比较器的输入共模为VCM，保证了比较器的性能；SAR ADC的电容阵列中可省去一位电容以降低功耗；可减小电荷注入所带来的非线性问题，有利于高精度SAR ADC的设计；无需产生VCM的电源电路，只使用电源电压，大大降低了功耗，减小了面积；使用电源电压和对地电压作为参考电压，有利于降低开关导通电阻，更有利于低电源域应用的SAR ADC设计。 | ||||||
| 10 | 一种基于FPGA的码长自适应交织/解交织器及方法 | CN202210280968.9 | 2022-03-22 | CN114745076B | 2024-04-30 | 任季中; 韩星; 牛慧莹; 杨伟 |
| 11 | 一种电容阵列结构 | CN202210427945.6 | 2022-04-22 | CN114726374B | 2024-04-30 | 朱春艳; 张超 |
| 12 | 一种使用交替边沿的波特率鉴相器电路 | CN202210128937.1 | 2022-02-11 | CN114710152B | 2024-04-30 | 盖伟新; 叶秉奕 |
| 13 | 基于FPGA的井下随钻数据压缩方法和系统 | CN202110898746.9 | 2021-08-05 | CN114629504B | 2024-04-30 | 连太炜; 冯思恒; 刘伟; 陈东; 汪洋; 张德军; 廖冲; 郑超华; 杨瑞帆; 张萍 |
| 14 | 用于SAR-ADC中差分输出共模电压可控的DAC电路及其控制方法 | CN202011563240.4 | 2020-12-25 | CN112737582B | 2024-04-30 | 王怀; 顾静萍; 王志利 |
| 15 | 高精度两步型逐次逼近寄存器模数转换器 | CN202011509041.5 | 2020-12-18 | CN112600560B | 2024-04-30 | 姚剑锋; 王自鑫; 张顺; 袁凤江; 杨锐佳; 胡炳翔 |
| 16 | 一种基于DVB-S与DVB-S2信号的级联码参数识别方法 | CN202011171114.4 | 2020-10-28 | CN112332866B | 2024-04-30 | 李建清; 王姣; 王宏 |
| 17 | DVB-S2 LDPC译码变量节点更新模块及其实现方法 | CN202010945001.9 | 2020-09-10 | CN112152637B | 2024-04-30 | 母洪强; 王本庆; 赵峰; 施渊籍; 苏泳涛; 周一青; 石晶林 |
| 18 | 生成四相时钟信号的时钟信号生成器 | CN202010222589.5 | 2020-03-26 | CN111798891B | 2024-04-30 | 月桥俊明 |
| 19 | 信号放大电路及电子装置 | CN201910471903.0 | 2019-05-31 | CN110061711B | 2024-04-30 | 吴良顺 |
| 20 | 一种使用低分辨率DAC合成高分辨率DAC的装置及方法 | CN201810921703.6 | 2018-08-14 | CN108768401B | 2024-04-30 | 杨朋; 王士兴; 李晶 |
QQ群二维码
意见反馈
意见反馈