| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 1 | 信号处理电路中的增益校正 | CN201980086342.0 | 2019-11-25 | CN113228517B | 2024-05-10 | D.斯托耶科维奇; P.米卡科维奇 |
| 一种处理模拟信号的方法包括将来自传感器的模拟信号接收到信号处理电路中，该信号处理电路具有偏移电压。该方法包括将偏移补偿信号从补偿电路接收到信号处理电路中。偏移补偿信号具有(i)与信号处理电路的偏移电压的极性相反的极性，以及(ii)等于标称补偿值加上偏差的幅度。该方法包括由信号处理电路基于接收的模拟信号生成输出信号，包括将偏移补偿信号应用于由信号处理电路生成的中间信号。该方法包括基于偏移补偿信号的幅度和标称补偿值之间的偏差来缩放输出信号。 | ||||||
| 2 | 模数转换器和操作模数转换器的方法 | CN201980029231.6 | 2019-04-29 | CN112514263B | 2024-05-10 | 赫尔穆特·泰勒; 赫伯特·伦哈德 |
| 本发明涉及一种基于单比特delta‑sigma量化的模数转换器ADC。该ADC包括积分器(INT)、阈值检测器(TD)、反馈块(FBB)、范围控制电路(RCC)和输出处理块(OPB)。该ADC配置成基于其自身生成的数字比特流来调整减数信号的幅度，以便在测量的积分时间期间实现该ADC的自主自动设换范围。特别地，自动设换范围允许将具有高动态范围的模拟输入信号，例如环境光，有效地转换为数字输出信号。 | ||||||
| 3 | 具有多个Σ-Δ调制器以驱动输出负载的音频放大器 | CN201910972504.2 | 2019-10-14 | CN111049481B | 2024-05-10 | C·V·卡道夫 |
| 本发明题为“具有多个∑‑Δ调制器以驱动输出负载的音频放大器”。根据一个方面，音频放大器包括：第一∑‑Δ调制器，该第一∑‑Δ调制器被配置为接收数字音频信号并且基于音频信号而生成第一多电平输出信号；和第二∑‑Δ调制器，该第二∑‑Δ调制器被配置为从第一∑‑Δ调制器接收第一多电平输出信号并且生成第二多电平输出信号。第二多电平输出信号具有小于第一多电平输出信号的电平数量的电平数量。 | ||||||
| 4 | 一种应用于Sigma-Delta转换器的数字抖动信号生成电路及方法 | CN202410026261.4 | 2024-01-08 | CN117978176A | 2024-05-03 | 廖轰; 赵之昱; 胡嘉杰; 李宗霖; 王妍; 李欢; 姜俊逸; 杨曼琳 |
| 本申请涉及数字集成电路设计技术领域，提供了一种应用于Sigma‑Delta转换器的数字抖动信号生成电路及方法，电路包括：数字滤波模块，用于接收目标Sigma‑Delta转换器的调制模块的输出比特流并输出数字滤波信号；判断模块，用于将数字滤波信号和预设信号区间进行判断并根据判断结果输出判断信号；伪随机码生成模块，用于在判断信号满足预设触发条件时生成伪随机码；逻辑运算模块，用于根据判断信号和伪随机码进行逻辑与运算以生成目标数字抖动信号。通过本申请，精确控制信号群延时等信息，伪随机码生成模块在判断信号满足预设触发条件时生成伪随机码，进而生成目标数字抖动信号，可以避免抖动信号持续注入调制模块环路，降低数字抖动信号生成时的功耗，提高能量效率。 | ||||||
| 5 | 通过使用Δ-Σ调制器对电力转换器的控制回路进行数字化 | CN201911388019.7 | 2019-12-26 | CN111384956B | 2024-05-03 | 威廉默斯·辛德里库斯·玛里亚·朗厄斯兰格; 琼·维夏德·斯特里耶克 |
| 大多数AC‑DC转换器具有模拟控制回路，这需要另外的用于补偿器的引脚，并且当例如需要改变输出电压时，改变设置的选项有限。本说明书公开了使用Δ‑∑ADC(模数转换器)对输入电压进行数字化的系统和方法。所述Δ‑∑ADC后面的滤波器可能产生很大的延迟，所述延迟会降低控制回路的相位裕度。为了最小化所述延迟，本发明确保当达到设定值时，Δ‑∑调制器的输入处于输入范围的中间。在一些实施例中，可以使用Δ‑∑调制器连同PI控制器(比例‑积分器控制器)来实施数字控制回路。 | ||||||
| 6 | 一种基于运算放大器切换delta-sigma调制器的离散型低功耗积分器 | CN202311591340.1 | 2023-11-27 | CN117914324A | 2024-04-19 | 王冠宇; 徐海迪; 郑仕纪; 李文涛; 戴佳洪; 蒲虹锐; 赵汝法; 刘挺; 黎淼; 杨虹 |
| 本发明请求保护一种用于delta‑sigma调制器的离散型低功耗积分器，属于集成电路领域，包括第一反馈模块、第二反馈模块、积分放大器模块、信号输入模块，所述的积分器模块包含第一运放和第二运放，其输入端，分别与信号输入和第一、第二反馈模块相连。其第一、第二运放的输出也分别连接到积分器输出。后级量化器产生的结果对所述的第一反馈模块、第二反馈模块进行控制，其时钟输入CLK1,CLK2,CLK1S,CLK2S对信号输入模块和积分器模块进行控制。delta‑sigma ADC第一级积分器最为重要，其中运放要求最高，功耗最大。利用本发明的积分器可使整个调制器的功耗极大降低。 | ||||||
| 7 | 一种基于FPGA的精度可程控的数字模拟转换器及其方法 | CN202111172017.1 | 2021-10-08 | CN114050829B | 2024-04-19 | 郜峰利; 刘超; 李宝华; 彭涛; 李雪妍; 于思瑶; 刘建英 |
| 本发明涉及一种基于FPGA的精度可程控的数字模拟转换器及其方法，属于数字模拟混合电路技术领域，包括FPGA、电阻网络、模拟开关、反馈电阻、运算放大器及译码器；所述FPGA用于输出逻辑状态和用程序控制数字模拟转换器的精度；电阻网络用于将FPGA输出的数字逻辑转换成模拟电流；模拟开关用于控制模拟电流通断；反馈电阻和运放用于将模拟电流转换成模拟电压，译码器用于控制模拟开关的闭合和断开。本发明的基于FPGA的精度可程控的数字模拟转换器，不需要使用专门的数字模拟转换器集成电路芯片，比传统的数字模拟转换器的电路结构更简单，相应的成本也有明显降低；具有转换精度可由FPGA程序控制、适应不同应用场景对数字模拟转换器转换精度的要求等特点。 | ||||||
| 8 | 模数转换器及其处理方法、设备、介质 | CN202311658041.5 | 2023-12-05 | CN117879615A | 2024-04-12 | 王丹; 蔡泽宇 |
| 本申请涉及一种模数转换器及其处理方法、设备、介质，该模数转换器包括外层调制器和集成在所述外层调制器中的内层调制器；通过外层调制器中的积分器模块依据模拟输入信号和外层调制器的反馈信号，输出积分输入信号，使得内层调制器依据采样速率对该积分输入信号进行量化，得到量化结果，并将量化结果作为外层调制器的反馈信号，从而使得内层调制器可以作为外层调制器的量化器，通过调整内层调制器的采样频率即可实现不同量化位数，简化了多比特量化器的设计电路，能够有效减少电路面积和降低电路设计复杂度。 | ||||||
| 9 | 支持来自被测量电路的输入信号的迭代测量(诸如用于校准)的可编程模拟校准电路以及相关方法 | CN202280056953.2 | 2022-06-30 | CN117837088A | 2024-04-05 | A·班纳吉; B·班迪达; C·博克; E·格罗恩 |
| 公开了支持来自被测量电路的输入信号的迭代测量的模拟校准(ACAL)电路以及相关方法。ACAL电路包括电压参考生成电路和比较器电路。电压参考生成电路被配置为提供输入参考电压。比较器电路被配置为将输入参考电压与被测量电路的输入电路电压进行比较，并且基于该比较来生成数字测量信号。为了使ACAL电路更精确地测量输入电路电压，电压参考生成电路是可编程的，并且被配置为基于经编程的参考电压选择来生成输入参考电压。以这种方式，ACAL电路可以被使用以基于不同的经编程的输入参考电压以迭代方式测量输入电路电压，以用于更精确地测量输入电路电压。 | ||||||
| 10 | 反馈电路、电压检测电路、温度检测电路、芯片及电子设备 | CN202410009995.1 | 2024-01-03 | CN117833926A | 2024-04-05 | 丁召明; 钱旭东; 张禄鑫 |
| 本申请实施例提供一种反馈电路、电压检测电路、温度检测电路、芯片及电子设备，反馈电路包括：电压输出模块，电压输出模块用于输出第一电压信号以及第二电压信号，第一电压信号与第二电压信号之间具有第一电压差；反馈模块，反馈模块用于根据第一电压信号和/或者第一电压差输出反馈电荷信号；每当反馈模块根据第一电压信号输出一次反馈电荷信号，反馈模块切换当前的电荷反馈模式至另一电荷反馈模式，以使得反馈模块在不同电荷反馈模式下输出反馈电荷信号。本申请可以通过多种电荷反馈模式的失配电容量化输出N次反馈电荷信号过程中反馈电荷信号的失配量，有利于降低Sigma‑Delta调制器的失配影响。 | ||||||
| 11 | 一种Sigma delta模数转换器 | CN202311863221.7 | 2023-12-29 | CN117792401A | 2024-03-29 | 郭增良; 吴恩德; 周靖松; 黄钧 |
| 本申请涉及模拟集成电路技术领域，公开一种Sigma delta模数转换器，包括三阶级联结构，第i阶结构包括：第i级模拟加法器，一输入端与输入信号连接；第i级模拟积分器，与第i级模拟加法器连接；第i级比较器，与第i级模拟积分器连接，以产生第i级量化信号；第i级数模转换器，输入端与比较器连接，输出端与第i级模拟加法器的另一输入端连接；以将第i级比较器的量化信号进行转换，并将转换后的信号传输至第i级模拟加法器，与输入信号做差；其中，第i级模拟积分器的输出端还与下一级的模拟加法器连接，以将本级的噪音传输至下一级；i＝1、2、3。该装置根据需求配置Sigma delta模数转换器的阶数，以满足不同需求的应用。 | ||||||
| 12 | 延迟电路、时间数字转换器及A/D转换电路 | CN202011035038.4 | 2020-09-27 | CN112578180B | 2024-03-29 | 轰原正义 |
| 一种延迟电路、时间数字转换器及A/D转换电路，具备：状态过渡部，基于触发信号开始状态过渡，输出表示内部状态的状态信息；过渡状态获取部，锁存并保持所述状态信息，所述状态过渡部具有：连接多个延迟元件而得的多级延迟线；逻辑电路，根据基于所述触发信号的第一信号和作为所述延迟元件的输出信号的第二信号生成第三信号；同步过渡部，计数所述第三信号的边沿,其中所述状态信息由所述同步过渡部的输出信号和所述多级延迟线的输出信号构成，所述状态过渡前后的所述状态信息的汉明距离是1，从所述内部状态从第一内部状态过渡为第二内部状态起到再次过渡为第一内部状态为止的时间比更新所述过渡状态获取部保持的所述状态信息的时间的间隔长。 | ||||||
| 13 | 多模式Σ-ΔADC电路和具有多模式Σ-ΔADC电路的麦克风电路 | CN202311215969.6 | 2023-09-20 | CN117749193A | 2024-03-22 | 戴夫·塞巴斯蒂安·克劳肯斯托尔; 穆罕默德·卡姆兰; 哈里·内特博姆; 科斯坦蒂诺·利古拉斯; 塞尔吉奥·安德烈斯·鲁埃达戈麦斯 |
| 公开了多模式∑‑Δ模数转换器(ADC)电路和麦克风电路的实施例。在实施例中，一种多模式∑‑ΔADC电路包括一对运算跨导放大器(OTA)、连接到所述一对OTA的滤波器、连接到所述滤波器的量化器、连接到所述量化器的差分数模转换器(DAC)，以及控制器，所述控制器被配置成通过控制所述一对OTA而在单端操作模式、伪差分操作模式和全差分操作模式之间切换所述多模式∑‑ΔADC电路，以提高共模抑制(CMR)性能。麦克风的输出和所述差分DAC的差分输出被输入到所述一对OTA的输入端中。 | ||||||
| 14 | 和差式模拟数字转换器及其操作方法 | CN201910707886.6 | 2019-08-01 | CN111865322B | 2024-03-22 | 陈乔民; 吴明远; 石世一; 陈柏良 |
| 本发明公开一种和差式(Σ‑Δ)模拟数字转换器及其操作方法。Σ‑Δ模拟数字转换器包括Σ‑Δ调制器、动态元件匹配(DEM)电路以及控制电路。Σ‑Δ调制器的输入端用以接收模拟信号。Σ‑Δ调制器经配置以依据反馈信号而将模拟信号转换为数字信号。DEM电路耦接至Σ‑Δ调制器，以接收该数字信号。DEM电路经配置以对数字信号进行DEM算法而产生反馈信号，并将反馈信号提供给Σ‑Δ调制器。控制电路监听数字信号，以检测静音期间。控制电路在静音期间禁能DEM电路，以暂停DEM算法的进行。 | ||||||
| 15 | 一种基于相位插值器的低抖动小数分频电路 | CN202311744511.X | 2023-12-18 | CN117728829A | 2024-03-19 | 姚伟卓; 廖泽鑫; 李思曼 |
| 本发明公开了一种基于相位插值器的低抖动小数分频电路，包括整数分频器、积分器、相位插值器；一路待分频信号经过整数分频器后得到多路整数分频信号，其整数分频比是I，并且相邻的整数分频信号的相位差相同；相位插值器根据积分器输出的相位插值器控制信号，对所述多路整数分频信号进行插值生成目标小数分频信号；目标小数分频信号的分频比是I到I+1之间的小数、或者是I－1到I之间的小数。本发明能够输出低抖动的小数分频信号；输出信号周期稳定，抖动较小，不会出现周期或频率的大幅波动。 | ||||||
| 16 | 一种最优量化位数的模数转换器 | CN202410011154.4 | 2024-01-04 | CN117526957B | 2024-03-19 | 陆晓峰; 高嘉伟; 杨洁理 |
| 本申请公开了一种最优量化位数的模数转换器，属于信号处理领域，包括：放大单元，用于放大输入信号的幅度；调制单元，用于将输入信号从模拟信号转换为数字信号；控制单元，所述控制单元包括滤波单元、计算单元和判断单元，所述滤波单元用于滤除输入信号中的噪声；所述计算单元用于计算滤波后输入信号的量化位数和输出速度；所述判断单元用于循环判断所述量化位数和输出速度。通过设置量化位数和输出速度的范围判断信号的精度和速度是否满足要求，先对不满足量化位数要求的输入信号循环抽取调节，再选取设置范围内的输出速度，最后将其存储并输出。通过上述模数转换器，能根据所需的精度和速度对信号进行自适应调节，从而使其输出最优量化位数。 | ||||||
| 17 | 信号采集电路、触点组合方法、刺激器及植入式医疗系统 | CN202410077315.X | 2024-01-19 | CN117595882A | 2024-02-23 | 支萌辉; 朱为然 |
| 本发明提供一种信号采集电路、触点组合方法、刺激器及植入式医疗系统，其中，信号采集电路包括多触点电极、模拟开关、采样电容阵列、多路复用器、信号采样模块；所述多触点电极中的至少部分触点在使用时伸入目标核团中；多触点电极中的所有触点均通过模拟开关与采样电容阵列中的所有采样电容一对一电性连接；采样电容阵列中的每一个采样电容分别与多路复用器电性连接，以使所述多路复用器选通任意两个采样电容；所述多路复用器与所述信号采样模块电性连接，以此实现了一种即可减小IPG电路规模，又可准确判定最优采集触点的丘脑底核核团LFP信号采集的技术方案。 | ||||||
| 18 | 德尔塔-西格玛调制器及其操作方法 | CN202311038113.6 | 2023-08-17 | CN117595881A | 2024-02-23 | 艾哈迈德·阿卜杜勒; 约翰·G·考夫曼; 毛里茨·奥尔特曼; 三木崇史 |
| 本发明公开了德尔塔‑西格玛调制器及其操作方法，其中德尔塔‑西格玛调制器包括：模拟环路滤波器，其包括外部部分和具有耦接至外部部分的输入的内部部分；量化器，其耦接至模拟环路滤波器的内部部分的输出；外部反馈路径，其耦接在量化器的输出与模拟环路滤波器的外部部分的输入之间；以及补偿滤波器，其耦接在量化器的输出与模拟环路滤波器的内部部分的输入之间。补偿滤波器具有被配置成校正额外环路延迟(ELD)对德尔塔‑西格玛调制器的影响的传递函数。 | ||||||
| 19 | 多通道ADC的时间偏斜校准的装置及方法 | CN202310995573.1 | 2023-08-09 | CN117595871A | 2024-02-23 | A·巴尔; J·N·蒂瓦里 |
| 本公开涉及多通道ADC的时间偏斜校准的装置及方法。一种集成电路，包括多个ADC通道。在ADC通道的校准过程中，集成电路利用导数滤波器来计算ADC通道之间的相位差。在校准过程期间，集成电路利用时钟相位对准电路来基于导数滤波器的输出对准ADC通道的相位。 | ||||||
| 20 | 一种FIR滤波器及滤波方法 | CN202311523434.5 | 2023-11-14 | CN117579037A | 2024-02-20 | 廖轰; 胡嘉杰; 李宗霖; 赵之昱; 李欢; 王妍; 李俊彦; 杨潇雨; 杨曼琳 |
| 本发明公开了一种FIR滤波器，包括：数据延时电路，对比特流进行延时处理，得到多组延时数据；数据预处理电路，对多组延时数据进行拼接得到多个拼接结果，并基于多个拼加结果得到第一累加结果；数据运算电路，将第一累加结果与滤波器系数相乘，得到相乘结果，并基于相乘结果生成第二累加结果；将多个第二累加结果进行累加得到第三累加结果，以及通过降采样对第三累加结果进行滤波处理得到滤波结果，其中，滤波器系数通过系数生成电路生成；本发明通过将不同延时数据流进行拼接，并设计与之对应的滤波器系数生成器，提高滤波器工作速率，降低滤波器整体延时，同时降低滤波器设计难度；本发明采用数据拼接的方式，提高数字滤波器中运算数据率。 | ||||||
QQ群二维码
意见反馈
意见反馈