子分类：
| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 1 | 用于天线阵列的低功耗数模转换 | CN202311535878.0 | 2023-11-17 | CN118054816A | 2024-05-17 | T·博恩; D·维格纳; E·万蒂兹 |
| 公开了一种方法，其包括：获得用于发送的多个信号，其中，这些信号是数字信号；分别确定用于该多个信号的各个值，其中，该各个值中的至少两个值彼此不同；将该各个值分别添加到该多个信号；由相应的数模转换器分别对该多个信号执行数模转换；从该多个信号中移除被添加到各个信号的各个值；以及使用多个天线来发送该多个信号。 | ||||||
| 2 | 一种面向存内计算的低功耗SAR ADC装置 | CN202410318307.X | 2024-03-20 | CN118041357A | 2024-05-14 | 张盛; 柯悦 |
| 一种面向存内计算的低功耗SAR ADC装置，包括包含采样电路、比较器、CDAC电容阵列、以及SAR LOGIC；其中，所述采样电路将模拟信号初步处理后，传递给所述比较器；所述比较器通过动态Latch进行信号比较，并将比较结果传递给所述SAR LOGIC；所述SAR LOGIC根据比较结果，通过真单相时钟分频器TSPC‑DFF优化逻辑时序，以控制所述CDAC电容阵列进行相应操作；所述CDAC电容阵列根据所述SAR LOGIC的控制，通过开关切换电容极板以实现信号处理，并将处理后的信号反馈给所述比较器进行下一轮的比较。该SAR ADC装置实现小面积、高速和低能耗，提升能效。 | ||||||
| 3 | 一种低失调、低功耗的电压时间转换器 | CN202311189809.9 | 2023-09-15 | CN117240288B | 2024-05-14 | 胡昂; 张成成; 马铄; 刘冬生; 王妍; 刘建伟 |
| 本发明公开了一种低失调、低功耗的电压时间转换器，包括：差分输入电路、可调电容电路、电流补偿电路、反馈调整电路和反相器缓冲电路；差分输入电路用于通过时钟信号，将输入电压信号的差值转换为以不同速率下降的中间电压信号；电流补偿电路用于对差分输入电路电流补偿，提高所述中间电压信号的线性度；反相器缓冲电路用于将中间电压信号翻转为输出电压信号；可调电容电路用于对中间电压信号进行校准；反馈调整电路用于降低电压时间转换器功耗。采用本发明所述的电压时间转换器不仅可以对输入电压信号失调进行自动校准，提高输出电压信号的准确性；同时还可以降低电压时间转换器的动态功耗，实现高效运行。 | ||||||
| 4 | 信号产生电路、全并行模数转换器及相关设备 | CN202410038703.7 | 2024-01-10 | CN118018015A | 2024-05-10 | 李福乐; 丁洋; 池保勇; 周科吉; 袁胜丽; 张跃 |
| 本发明涉及集成电路技术领域，提供一种信号产生电路、全并行模数转换器及相关设备，该信号产生电路应用于全并行模数转换器，其包括开关单元和多个电容单元中的第一电容单元、第二电容单元、第三电容单元和第四电容单元，开关单元用于在第一状态和第二状态之间交替切换，以在电容组提供的比较器对应的目标阈值电压下，使第一输出端产生第一信号以及使第二输出端产生第二信号，第一信号和第二信号用于输入比较器进行比较，本发明中阈值电压的生成基于电容值来确定，这样可以替代相关技术中利用分压电阻串来生成阈值电压的电路，进而解决相关技术中因分压电阻串带来的静态功耗大的问题，实现模数转换器运行性能的提高。 | ||||||
| 5 | 逐次逼近模数转换电路、控制方法、装置、设备及介质 | CN202410121712.2 | 2024-01-29 | CN117978174A | 2024-05-03 | 王亚彬; 侯佳力; 原义栋; 胡毅; 赵天挺; 李振国; 苏萌; 苏伟 |
| 本公开涉及电路技术领域，具体涉及一种逐次逼近模数转换电路、控制方法、装置、设备及介质，所述逐次逼近模数转换电路包括第一采样模块、第二采样模块、第三采样模块、第四采样模块、比较器模块和控制逻辑电路，其中，每个采样模块包括对应的电容阵列、开关阵列以及开关单元，控制逻辑电路用于控制每个开关单元以及采样模块的开关阵列中的每个开关的状态。在该方案中，可以由各个采样模块的电容阵列中每个电容的下极板进行采样，避免了采样开关电荷注入不确定性导致电容采到的电荷量变化较大的问题，提高了逐次逼近模数转换的精度；同时，该方案还可以减少共模电压的使用，节省了功耗。 | ||||||
| 6 | 流水线模数转换器 | CN202410097627.7 | 2024-01-23 | CN117978161A | 2024-05-03 | 杨晗; 刘涛; 王旭; 邓民明; 周晓丹; 吴雪美; 朱璨; 付东兵 |
| 本发明提供一种流水线模数转换器，基于分时复用的原理，使流水线模数转换器中依次级联的流水级每两个共用一个乘法数模转换器，减少了乘法数模转换器的数量，减小了流水线模数转换器的面积尺寸，降低了流水线模数转换器的功耗；在分时复用时，通过复位开关引入共模电压，通过共模电压对乘法数模转换器中运算放大器输入端的寄生电容以及共用的反馈电容进行复位，能消除上一相位的残留电荷对下一相位的非线性影响，提升了流水线模数转换器的线性度；同时，通过异步时钟单元在两个采样时钟的采样脉宽之间产生多个可控的异步时钟，用于产生流水线模数转换器转换比较时的控制时钟，降低了各级流水级的内部时钟频率要求及对应功耗。 | ||||||
| 7 | 一种逐次逼近模数转换器和方法 | CN202410085673.5 | 2024-01-22 | CN117614452B | 2024-04-16 | 王汉卿; 汪荔; 李雪民 |
| 本发明涉及模数转换技术领域，具体公开一种逐次逼近模数转换器和方法，该转换器包括主ADC、辅助ADC和数字处理单元：主ADC、辅助ADC共同接收模拟差分信号；主ADC、辅助ADC的数字信号输出端口分别与数字处理单元的输入端口电连接；辅助ADC还设置有共模电压输入端口，且共模电压为参考电压的一半；数字处理单元设置有转换信号输出端口；主ADC还设置有高位数字输入端口，高位数字输入端口与辅助ADC的数字信号输出端口电连接。本发明的转换器保证了正负输入电压都是相对于平均电压比较量化的结果，转换结果里面包含共模电压的信息，避免了只比较正负输入电压的相对值，丢失共模电压的问题，提高了采样精度。 | ||||||
| 8 | 一种量程可变的逐次逼近型ADC | CN202311777124.6 | 2023-12-22 | CN117856790A | 2024-04-09 | 杨志明; 要志礼; 胡志刚; 曾波 |
| 一种量程可变的逐次逼近型ADC，涉及集成电路技术领域，包括可变量程电容式DAC模块、比较器、SAR逻辑模块；所述可变量程电容式DAC模块包括1个二进制加权电容阵列和1个与LSB电容等值的电容；所述二进制加权电容阵列中每一个电容可独立地被选择作为采样电容接入输入电压；所述比较器输入端接可变量程电容式DAC模块，输出端接SAR逻辑模块；所述SAR逻辑模块用于输出量化编码后的数字码。本发明基于电容DAC采样切换原理，无需可编程增益放大器且能实现量程可变，电路功耗低。 | ||||||
| 9 | 模式控制电路和设备 | CN201910843307.0 | 2016-03-22 | CN110729999B | 2024-04-09 | 张潜龙; 张维琛; 刘泰源 |
| 本发明实施例提供一种模式控制电路和设备。该电路包括：检测电路、锁存器电路、上下拉电路，上下拉电路包括电压上拉电路和电压下拉电路；检测电路用于检测DVDD是否下电；锁存器电路用于在DVDD下电后，控制锁存器电路的第一输出端的电压和锁存器电路的第二输出端的电压与上下拉电路关联；电压上拉电路用于上拉锁存器电路的第一输出端的电压为常上电区的电源电压，使锁存器电路的第一输出端输出用于控制受控电路进入掉电模式的控制信号；电压下拉电路用于下拉锁存器电路的第二输出端的电压到地，使得受控电路例如ADC电路在DVDD下电后进入Power Down模式，从而避免受控电路产生不必要的功耗和防止受控电路的输入端漏电。 | ||||||
| 10 | 模数转换方法、电路、芯片及电子设备 | CN202410006718.5 | 2024-01-02 | CN117811582A | 2024-04-02 | 殷文杰; 郝维政; 刘维辉 |
| 本申请实施例提供了一种模数转换方法、电路、芯片及电子设备，其中，该模数转换电路，包括：数模转换电容阵列；校准电容阵列，用于校准数模转换电容阵列；逻辑控制模块，用于：基于范围控制信号选择数模转换电容阵列和校准电容阵列对模拟输入信号进行采样和/或转换，以按照范围控制信号对应的比例缩小或放大模拟输入信号。通过复用校准电容阵列，能够较小的电路面积实现对模拟输入信号更大范围的缩小或放大。 | ||||||
| 11 | 流水线逐次逼近模数转换器 | CN202111066435.2 | 2021-09-13 | CN113746481B | 2024-04-02 | 江文宁; 诸嫣; 陈知行; 马许愿 |
| 本申请提供了一种流水线逐次逼近模数转换器，涉及模数转换器领域。包括：N级逐次逼近模数转换器以及N‑1个余差放大器，N为大于或等于3的整数，各余差放大器分别为开环结构的余差放大器。第i级逐次逼近模数转换器包括：第i级电容阵列以及第i级比较器，i为2至N‑1之间的任一整数。本申请能够在避免高功耗的同时，具有较高的转换精度和转换速率。 | ||||||
| 12 | 一种自举开关采样电路 | CN202310912661.0 | 2023-07-24 | CN116886094B | 2024-03-29 | 吴江枫; 丁杰; 陈勇臻; 王翠霞 |
| 本公开提供一种自举开关采样电路，包括三个工作相位，保持相位φ1、预充电相位φ2、采样相位φ3。本公开的自举开关采样电路在采样相位前增加了预充电相位，将采样管栅极的寄生电容预充电至VDD。传统电路中为保证较低的导通电阻，通常将电容Cbs的尺寸设计的很大，因此增大了电路的面积和功耗。采用本公开的自举开关采样电路不需要依靠增加电容Cbs的尺寸,因此有效降低了电路的功耗和面积。同时本公开能够解决传统电路中由于电容Cp与电容Cbs分压导致的VG电压下降而使得采样管导通电阻大，导通速度慢的问题，有效降低了电路的功耗和面积。 | ||||||
| 13 | 一种兼容展频的TDC单元及构建方法 | CN202311697606.0 | 2023-12-12 | CN117394861B | 2024-03-12 | 林超; 彭尹蕊; 尹时威; 蹇俊杰 |
| 本发明公开了一种兼容展频的TDC单元及构建方法，用于锁相环电路系统，TDC单元包括第一延迟单元和第二延迟单元；第一延迟单元和第二延迟单元串接，第一延迟单元的两端均串接有第二延迟单元；第一延迟单元由若干标准延迟电路构成；第二延迟单元由若干倍差延迟电路构成，倍差延迟电路分布在第一延迟单元两侧。第一延迟单元为根据展频波段信号以及系统锁相环的环路带宽和环路参数，确定锁定后的TDC工作区间。本发明用较短的TDC实现了对展频的支持，保证需要的延迟数值情况下，减少了单元数量，节省了功耗和面积。 | ||||||
| 14 | 锁存式ADC、模数转换方法、图像传感器、存储介质 | CN202311600223.7 | 2023-11-28 | CN117319823B | 2024-03-12 | 戴伟 |
| 本发明公开了一种锁存式ADC、模数转换方法、图像传感器、存储介质，涉及模数转换技术领域。用于图像传感器的锁存式ADC包括参考电压生成电路、比较器、计数比较器和锁存器；比较器的第一输入端连接像素输出电压，比较器的第二输入端连接斜坡电压；计数比较器的第一输入端与比较器的输出端连接；锁存器的第一输入端与比较器的输出端连接，锁存器的第二输入端与计数比较器的输出端电连接，锁存器的输出端分别与参考电压生成电路的输入端和计数比较器的第二输入端连接。根据本发明实施例的用于图像传感器的锁存式ADC，能够提高模数转换效率，降低功耗。 | ||||||
| 15 | 一种电压输出驱动电路、转换器及电子设备 | CN202311289618.X | 2023-10-08 | CN117008677B | 2024-02-27 | 李崎璋; 何海龙 |
| 本申请涉及一种电压输出驱动电路、转换器及电子设备，电压输出驱动电路包括：放大器、源极跟随器、及开关电容子电路；源极跟随器包括：第一偏置管NM2、第二偏置管NM4、及形成电流镜的第一开关管NM1和第二开关管NM3；放大器的正向输入端连接输入电压，第一开关管NM1的源极与第一偏置管NM2的漏极电连接形成第一输出端，放大器的反向输入端与第一输出端连接，放大器的输出端连接第一开关管NM1的栅极及第二开关管NM3的栅极；开关电容子电路交替的工作于采样存储模式及电荷共享模式，以将第一输出端的电压Vo1与偏置电压的电压差对应的电荷共享到第二偏置管NM4，进而使第二偏置管NM4的偏置电压跟随输出电压的变化而变化。本发明提供的电压输出驱动电路的功耗较低。 | ||||||
| 16 | 列并行SAR/SS ADC前景斜坡共享移位校准方法 | CN202311624030.5 | 2023-11-30 | CN117595873A | 2024-02-23 | 张鹤玖; 姚鑫蕊; 余宁梅; 吕楠; 郭仲杰; 王雨晗 |
| 本发明公开的列并行SAR/SS ADC前景斜坡共享移位校准方法，在单独的校准周期中，利用列共用斜坡电压对各列电容阵列的最低位进行校准，其余电容自低位向高位逐一采用斜坡电压和已校准电容进行校准，校准后将各电容对应数字码的偏移量存储在列内寄存器中，供正常工作的ADC进行量化结果的校准。本发明的列并行SAR/SS ADC前景斜坡共享移位校准方法，提供了一种高效、精准的对两步式SAR/SS ADC误差的校准方法，依靠于ADC架构的原始电路，增加少量数字控制电路与寄存器，并不大量增加功耗与面积，以极小的代价完成校准。 | ||||||
| 17 | 一种噪声整形的SAR ADC的时序逻辑控制电路 | CN202311693868.X | 2023-12-07 | CN117579076A | 2024-02-20 | 孙力; 翟世奇; 赵天龙; 吴勇; 王东 |
| 本发明公开了一种噪声整形的SAR ADC的时序逻辑控制电路，包括：采样信号产生模块用于产生采样信号和输出标志信号；异步时序控制信号产生模块用于在采样信号变为低电平时将比较器控制信号变为高电平以获得比较器的比较结果，并将比较器控制信号变为低电平后使比较器复位，再将比较器控制信号变为高电平；同步时序控制信号产生模块用于基于异步时序控制信号产生模块的时钟信号、输入时钟信号和采样信号，产生环路滤波电路控制信号，以控制环路滤波电路工作，直至采样信号变为高电平；电容阵列开关控制信号产生模块用于根据比较结果产生开关控制信号，以控制开关电容阵列的电压发生变化；ADC信号输出模块用于存储并输出由比较器输出的为正的比较结果。 | ||||||
| 18 | 一种流水线结构ADC | CN201910609708.X | 2019-07-08 | CN110224701B | 2024-02-09 | 周述; 刘程斌; 李天望; 万鹏 |
| 本申请公开了一种流水线结构ADC，包括M个依次相连的逐次逼近型ADC，各个逐次逼近型ADC的信号输出端并行作为流水线结构ADC的信号输出端；各个逐次逼近型ADC中的比较器均包括预放大电路；第i个逐次逼近型ADC中的预放大电路的输出端作为第i个逐次逼近型ADC的余差放大输出端，与第i+1个逐次逼近型ADC的信号输入端连接；其中，i为小于M的自然数。本申请基于依次相连的逐次逼近型ADC构建了流水线结构ADC，并且将逐次逼近型ADC中比较器的预放大电路复用为连接在相邻两级逐次逼近型ADC之间的余差放大器，节省了大功耗硬件，降低了电路的功耗和硬件消耗，进而提高了产品经济效益。 | ||||||
| 19 | 一种电容分段高能效逐次逼近型模数转换器及其控制方法 | CN202311291119.4 | 2023-10-07 | CN117526948A | 2024-02-06 | 胡云峰; 唐彬; 黄庆明; 陈超逸; 胡乐星; 袁冰冰; 胡梦思; 陈李胜 |
| 本申请公开了一种电容分段高能效逐次逼近型模数转换器及其控制方法，模数转换器包括电容阵列、比较器以及移位寄存器；电容阵列包含由正相、反相两个电容阵列；正相阵列和反相阵列分别由主阵列和子阵列构成，且主阵列与子阵列之间由一个开关连接；主阵列包括一个电容组和一个连接电容，电容组包括多个电容，且各个电容的容量值按照排列顺序呈指数变化；子阵列包括多个电容，且每个电容的容量值与电容组中排列最前的一个电容的容量值相同；该模数转换器执行第一次和第二次电压比较时，比较器不消耗任何开关能耗；在第三次电压比较时闭合开关，有效地降低消耗的能量。本申请实现了降低电路功耗，可广泛应用于电子电路技术领域。 | ||||||
| 20 | 一种小面积低功耗多位模拟电压量化器电路 | CN202311492368.X | 2023-11-09 | CN117526944A | 2024-02-06 | 吴克军; 何禹; 钟明灿; 于臻; 罗谦; 李靖; 宁宁; 张中 |
| 本发明属于模拟集成电路设计领域，具体为一种小面积低功耗多位模拟电压量化器电路。本发明利用极性判断电路对输入差分信号进行极性选择，判断极性为负即翻转之后的多级量化电路的输入差分信号，保持多级量化电路的输入差分信号始终为正，因此无需再与负的差分参考电压进行比较，直接大大减少了比较器的使用；其次，通过多级量化电路中第i级的参考电压由第1、2…(i‑1)级的比较结果来综合判断选择(0＜i≤n‑2)，避免了无意义的比较，减少了量化过程的比较次数，并且只需要n个比较器即可实现n位量化，相比现有Flash结构中比较器数量随量化器位数指数增长，本发明极大减少了比较器的数量，极大降低了电路的功耗和面积。 | ||||||
QQ群二维码
意见反馈
意见反馈