子分类：
| 序号 | 专利名 | 申请号 | 申请日 | 公开（公告）号 | 公开（公告）日 | 发明人 |
|---|---|---|---|---|---|---|
| 21 | 一种基于TLK2711的多通道通讯适配器 | CN202410171232.7 | 2024-02-06 | CN118035156A | 2024-05-14 | 邱晓晗; 赵欣; 王煜; 司福祺; 陈云坤; 林方 |
| 本发明属于高速数据传输系统技术领域，公开了一种基于TLK2711的多通道通讯适配器。该适配器与单台或多台不同成像速率下的CCD成像光谱仪连接，适配器包括：数据传输接口，用于接收所述CCD成像光谱仪发送的至少一个通道的串行差分信号；TLK2711芯片，将所述串行差分信号转化为16bit并行数据；FPGA单元，对多通道进行轮询，当接收所述TLK2711芯片的信号后进入FIFO存储器缓存，利用FB‑SC‑CRC算法对FIFO存储器中的16bit并行数据实时监测和校验，将经过校验后的数据存入所述FPGA单元进行片内乒乓缓存。本发明各通道独立进行算法纠错解码，降低误码率，且算法拥有更低的代码复杂度，降低资源消耗，且采用的采集卡拥有滤除TLK2711同步码的功能，可以大大减少上位机处理数据的时间和资源消耗。 | ||||||
| 22 | 一种基于分布式存储的消防大数据管理方法及系统 | CN202410213217.4 | 2024-02-27 | CN118034597A | 2024-05-14 | 姚建文; 段俊洲 |
| 本发明涉及一种基于分布式存储的消防大数据管理方法及系统，属于数据管理技术领域。其中，该方法包括：实时获取消防数据并建立大数据集，将大数据集推送至临时缓冲区进行格式化处理得到数据流文件，通过数据流文件的映射信息将数据流文件传输至分布式集群系统；在分布式集群系统内创建数据流文件对应的缓存队列，通过并行执行任务框架对缓存队列产生的数据包进行压缩编码设置后写入分布式存储节点；通过通信节点和监听节点对分布式存储节点进行协调配置管理，同步管理分布式集群系统；通过集成管理列表对存储节点进行统一配置管理；设置控制平台对分布式集群、调度任务和数据源进行调控管理。实现了数据的快速处理、稳定存储和高可靠度传输。 | ||||||
| 23 | 一种电子式压力扫描阀数字输出模块 | CN202410195059.4 | 2024-02-22 | CN118032168A | 2024-05-14 | 时广轶; 王媛; 王春波; 李文荣; 金玉丰 |
| 本发明公开了一种电子式压力扫描阀数字输出模块，包括调配电路、检测电路、输入电路，输入电路用于将传感器模拟信号进行过零转换并反馈转换信号到检测电路，检测电路用于输入当前采样信号并与检测信号进行对应，并输出二次调节信号到调配电路，调配电路根据二次调节信号生成最终采样信号。 | ||||||
| 24 | 一种生物信号的压缩方法、重构方法、装置和系统 | CN202410232673.3 | 2024-02-29 | CN118021260A | 2024-05-14 | 王祥存; 张家才; 徐畅 |
| 本公开实施例公开了一种生物信号的压缩方法、重构方法、装置和系统，其中，方法包括：可穿戴设备对采集的原始生物信号进行通道重投影处理，获得重投影后的生物信号；并对重投影后的生物信号进行压缩，获得原始生物信号对应的压缩信号；将压缩信号发送至电子设备。电子设备接收可穿戴设备发送的原始生物信号对应的压缩信号；根据压缩信号，确定至少一种特征图；基于各特征图，重构原始生物信号，获得原始生物信号对应的重构信号。通过对采集的原始生物信号进行通道重投影处理，可以有效去除生物信号中的冗余信息，并且由于多种特征图可以包含压缩信号的多种不同层次不同维度的特征，从而有助于提高对原始生物信号的重构精度。 | ||||||
| 25 | 驱动电路、包含该驱动电路的电路及其校准方法 | CN202410238720.5 | 2024-03-01 | CN117833930B | 2024-05-14 | 请求不公布姓名 |
| 本发明的实施例涉及一种驱动电路、包含该驱动电路的电路及其校准方法。该驱动电路包括：第一开关单元，包括至少一个第一开关器件，其中第一开关单元的第一端与驱动电路的电源相连接；第二开关单元，包括至少一个第二开关器件，第二开关单元的第一端与第一开关单元的第二端相连接；以及公共电阻，其中公共电阻的第一端分别与第一开关单元的第二端和第二开关单元的第一端相连接，公共电阻的第二端与驱动电路的输出端相连接。本发明提供的驱动电路能够实现小面积、低功耗的电路设计需求，同时保证驱动电路进行高速传输时的信号完整性。 | ||||||
| 26 | 一种通信方法及装置 | CN202080103769.X | 2020-09-07 | CN116195194A8 | 2024-05-14 | 金丽丽; 程型清; 王键; 刘航; 高磊 |
| 本申请实施例提供一种通信方法及装置，应用于通信领域，尤其是短距离通信领域，例如车载无线通信系统、智能家居系统、智能制造系统等，该方法包括：第一节点对至少一个编码块执行信道编码；第一节点向第二节点发送经过信道编码后的所述至少一个编码块，所述至少一个编码块为第一业务的编码块。该方案进一步可用于提升自动驾驶或高级驾驶辅助系统ADAS能力，可应用于车联网，例如车辆外联V2X、车间通信长期演进技术LTE-V、车辆-车辆V2V等。 | ||||||
| 27 | 基于Split电容DAC的低功耗逐次逼近型模数转换器 | CN202210546592.1 | 2022-05-11 | CN114844503B | 2024-05-14 | 赵阳; 韩枭; 连勇 |
| 一种基于Split电容DAC的低功耗逐次逼近型模数转换器，包括栅压自举开关模块、Split电容DAC、比较器模块和SAR逻辑控制模块；Split电容DAC，用来将来自SAR逻辑模块的数字码值通过电荷守恒和电容再分配转化为模拟电压值，并输出到所述比较器的两个输入端；SAR逻辑控制模块，根据比较器输出的结果将Split电容DAC中的二选一开关选通到对应的电压，以使Split电容DAC两个输出端的电压值不断接近，最终得到12位的数字输出结果。本发明具有四个C‑2C结构的Split电容DAC，具有更小的等效输出电容和总电容，大大减小了SAR ADC的功耗、版图面积并降低了对前级电路的驱动能力要求，从而有助于提升最终产品的精度并降低成本；同时，具有更简单的电路结构和更低的时钟馈通效应而提高了SAR ADC的精度。 | ||||||
| 28 | 用于语义值数据压缩和解压缩的方法、设备和系统 | CN202111020092.6 | 2016-05-20 | CN113810057B | 2024-05-14 | 安耶洛斯·阿雷拉基斯; 佩尔·斯滕斯特伦 |
| 本申请公开了当数据值包括多个语义上有意义的数据字段时数据值的增强压缩和解压缩的方法、设备和系统。根据本发明公开的第一发明构思，压缩不是作为整体应用到每个数据值，而是应用到每个数据值的语义上有意义的数据字段中的至少一个，并且独立于数据值的其他语义上有意义的数据字段。由于可以并行使用多个压缩器和解压缩器，第二发明构思将共享相同语义的数据字段组织在一起，以加速压缩和解压缩。第三发明构思是一种系统，其中方法和设备被定制为在首先将所述数据字段中的至少一个进一步分割为两个或多个子字段之后，执行浮点数的语义上有意义的数据字段的压缩和解压缩，以增加值局部性的程度并且提高浮点值的可压缩性。 | ||||||
| 29 | 一种基于准循环生成矩阵的高速并行编码器 | CN202110674025.X | 2021-06-17 | CN113472358B | 2024-05-14 | 袁瑞佳; 谢天娇; 张建华; 李晓博; 张伟 |
| 本发明公开了一种基于准循环生成矩阵的高速并行编码器，包括：输入顺序转换模块、并行校验计算模块、校验移位输出模块和信息位/校验位选择输出模块。本发明可降低校验比特并行计算的复杂度，同时简化编码器内部的布线互连复杂度。 | ||||||
| 30 | 取样保持放大电路 | CN202010131514.6 | 2020-02-28 | CN113328746B | 2024-05-14 | 何俊达; 闵绍恩 |
| 一种取样保持放大电路，包含：正端及负端电容阵列、正端及负端切换阵列及差动输出电路。正端及负端电容阵列的各位电容的第二端分别电性耦接于正及负输出端。正端及负端切换阵列各在取样时间中，使位电容根据第一位组合连接关系自各位电容的第一端接收极性输入电压进行相对共模输入电压的增益调整，及在保持时间中，根据第二位组合连接关系自各位电容的第一端接收偏移量调整电压进行相对共模输入电压的偏移量调整，于正及负输出端分别产生正及负输出电压。差动输出电路将正及负输出电压输出为一对差动输出信号。 | ||||||
| 31 | 一种极化码编码方法及装置 | CN201911208975.2 | 2019-11-30 | CN112886969B | 2024-05-14 | 李斌; 顾佳琦 |
| 本申请公开了一种极化码编码方法及装置，可以通过码字构造来提高编码的性能。该方法为：获取K个待编码的信息比特，K为正整数；根据所述K个待编码的信息比特，确定第一比特序列，所述第一比特序列的长度为N，所述第一比特序列包括固定比特和所述K个待编码的信息比特；K个待编码的信息比特还可以包括校验比特。根据第一比特序列和上三角矩阵，确定第二比特序列，所述上三角矩阵为N行N列的矩阵，所述上三角矩阵可以为上三角Toeplitz矩阵，对所述第二比特序列进行极化码编码，得到并输出编码后的序列。 | ||||||
| 32 | 模拟数字转换器和光检测装置 | CN202010983273.8 | 2015-12-01 | CN112187279B | 2024-05-14 | 场色正昭 |
| 本发明涉及模拟数字转换器和光检测装置。其中，模拟数字转换器包括：第一比较器，具有第一成对的差分输入端；第一电容器和第二电容器，分别设置在第一成对的差分输入端的相应差分输入端；第二比较器，具有第二成对的差分输入端，第二比较器邻近于第一比较器；第三电容器和第四电容器，分别设置在第二成对的差分输入端的相应差分输入端；和屏蔽层，包括第一屏蔽层、第二屏蔽层和第三屏蔽层，其中，在平面视图中，第一屏蔽层和第二屏蔽层被设置为将第一电容器和第二电容器夹在中间，并且其中，第二屏蔽层和第三屏蔽层被设置为将第三电容器和第四电容器夹在中间，并且其中，第一屏蔽层、第二屏蔽层和第三屏蔽层包括多个过孔。 | ||||||
| 33 | 浮动输入检测 | CN201980016209.8 | 2019-03-28 | CN111788775B | 2024-05-14 | D·K·阿尔; S·V·达察; D·曼达 |
| 一种用于检测浮动信号输入端子的方法包括：向耦合至信号输入端子(234)的第一放大器(204)提供共模输入电压，以及将由第一放大器(204)生成的输出信号(230)提供给：耦合至信号输入端子(234)的第二放大器(202)的同相输入端(222)、第二放大器(202)的反相输入端(220)、粗略检测电路系统和精细浮动检测电路系统。该方法还包括由粗略检测电路系统将输出信号(230)与第一阈值电压进行比较，以及响应于该比较指示输出信号(230)大于第一阈值电压来确定信号输入端子(234)未浮动。 | ||||||
| 34 | 执行迭代解码的解码器和使用该解码器的存储设备 | CN201811247776.8 | 2018-10-24 | CN109714062B | 2024-05-14 | 张宰薰; 申东旻; 郑宪华; 孔骏镇; 孙弘乐; 林世镇 |
| 提供了包括主存储器、标志存储器和解码逻辑器件的解码器。标志存储器被配置为存储标志数据，并且解码逻辑器件被配置为执行迭代。此外，解码逻辑器件被配置为：使用第一数据执行第i次操作，其中，i是自然数，对第二数据进行标志编码，第二数据是通过对第一数据执行第i次操作所获得的结果，如果标志编码成功，则将通过对第二数据执行标志编码所获得的结果作为第一标志数据存储在标志存储器中，并且如果标志编码失败，则将与第二数据的第一标志数据不同的预定第二标志数据存储在标志存储器中。 | ||||||
| 35 | 信息处理的方法、装置和通信设备 | CN201710572364.0 | 2017-07-13 | CN109150197B | 2024-05-14 | 金杰; 伊万·列昂尼多维奇·马祖连科; 亚历山大·帕特尤斯基; 张朝龙 |
| 本申请公开了编码方法，装置、通信设备和通信系统。该方法包括：使用低密度奇偶校验LDPC矩阵对输入比特序列进行编码；其中，所述LDPC矩阵是基于扩展因子Z和基矩阵得到的，所述基矩阵包括图3b‑1至图3b‑8所示矩阵之一中的第0至6行以及第0至16列，或者，所述基矩阵包括图3b‑1至图3b‑8中的任一矩阵中的第0至6行以及第0至16列中的部分列。本申请的编码方法、装置、通信设备和通信系统，能够支持多种长度的信息比特序列的编码需求。 | ||||||
| 36 | 混合串行接收器电路 | CN202280064123.4 | 2022-09-06 | CN118020272A | 2024-05-10 | R·D·巴特林; J·萨沃吉; B·S·莱博维茨 |
| 计算机系统中所包括的混合接收器电路可包括模拟的和基于ADC的接收器电路两者。前端电路基于所接收的对包括多个数据码元的串行数据流进行编码的信号来生成不同的均衡信号。根据串行数据流的波特率，数字接收电路或模拟接收器电路被激活以在可能的波特率范围上提供期望的性能和功耗。基于ADC的接收器电路可包括可被选择用于不同波特率的具有不同分辨率的多个模数转换器电路。 | ||||||
| 37 | 用于检测异物的电子设备和方法 | CN202280063471.X | 2022-09-23 | CN118020228A | 2024-05-10 | 李相旭; 李卿敏; 崔辅焕; 崔镇守; 朴成范 |
| 本文涉及一种用于检测异物的电子设备和方法，并且电子设备的控制电路可以被配置为：向电力传输电路供应传输电力；基于低功率无线通信信号来识别外部设备是否存在于与谐振电路相对应的电子设备的外部暴露表面的部分区域中；基于外部设备的存在，向谐振电路施加高频电流，并向外部设备发送在谐振电路中生成的传输电力；获得与在电力传输电路中检测到的传输电流相对应的直流链路电压的经半波整流的直流间隔中的模数转换器采样；以及基于模数转换器采样来检测异物。其他实施例也是可能的。 | ||||||
| 38 | 里德-所罗门解码器的操作的方法、解码装置和解码系统 | CN202310997694.X | 2023-08-08 | CN118018041A | 2024-05-10 | 阿密特·伯曼; 迪克拉·夏皮罗 |
| 公开了里德‑所罗门解码器的操作的方法、解码装置和解码系统。所述里德‑所罗门解码器的操作的方法包括：接收里德‑所罗门码字的码元的部分输入数据；基于所述部分输入数据更新里德‑所罗门校正子和错误定位多项式系数；在开始里德‑所罗门解码的激活之前，将里德‑所罗门校正子和错误定位多项式系数保持在存储器中；以及将里德‑所罗门校正子和错误定位多项式系数输入到里德‑所罗门解码的第一激活，里德‑所罗门解码的第一激活包括：计算作为第一错误评估多项式的初始错误评估多项式，基于第一错误评估多项式执行错误检测以确定输入的里德‑所罗门码字中错误的存在和位置，以及当在输入的里德‑所罗门码字中错误被找到时更新错误定位多项式。 | ||||||
| 39 | 一种同步编译码的方法、发送端和接收端 | CN202410175495.5 | 2024-02-07 | CN118018039A | 2024-05-10 | 陈钊; 潘兴; 裴玉奎; 殷柳国 |
| 本申请公开一种同步编译码的方法、发送端和接收端，本公开实施例设置译码器根据预先设定的同步余量确定第二初始化向量，同步余量用于使第二码字同步值小于或等于第一码字同步值，保证了接收端译码器的码字同步值是对发送端码字同步值的单向搜索，为实现接收端译码器的快速同步提供了技术支持；通过更新第二码字同步值，保证了接收端同步值对发送端同步值的持续追踪同步，有效解决了码字丢失时接收端的同步问题；进一步的，引入共享随机数作为初始化向量，保证不同校验矩阵的随机选取，保证每次传输任务使用的动态校验矩阵不同，提升了系统的安全性能。 | ||||||
| 40 | 构造具有用于速率兼容的QC-LDPC编码的行正交性的奇偶校验矩阵 | CN202410167930.X | 2018-05-10 | CN118018038A | 2024-05-10 | T·理查森 |
| 本公开内容的某些方面总体上涉及用于例如使用包括根据高速率核心图的第一层和用于HARQ传输的第二层的奇偶校验矩阵，来解码准循环低密度奇偶校验(QC‑LDPC)速率匹配码的方法和装置，其中，奇偶校验矩阵具有准行正交性或者第二层内的完全正交性。用于执行低密度奇偶校验(LDPC)解码的示例性方法包括：接收与LDPC码字相关联的软位，并使用奇偶校验矩阵来执行对软位的LDPC解码，其中，奇偶校验矩阵的每一行对应于被提升的LDPC码的被提升的奇偶校验，奇偶校验矩阵的至少两列对应于被提升的LDPC码的被删余的变量节点，并且奇偶校验矩阵在至少两个被删余的变量节点都连接到的行的下面的每对连续行之间具有行正交性。 | ||||||
QQ群二维码
意见反馈
意见反馈