伴随着大规模集成电路(LSI)的性能的提高也将提高集成度。在制造 精细化的半导体器件时，构成该半导体器件的各个半导体层、电介质层或 各导体层必须各自具有所期望的特性，或必须按照设计进行精密的加工、 形成。
但是，由于是精细元件的集成体，所以对于近年来的半导体器件的制 造方法，要求设计更加良好的周密的、要素相互结合性高的制造方法。从 这样的观点来看，特别是以往的MOS晶体管中的源·漏区域的形成以及 作为栅电极的侧壁等使用的氮化硅膜(Si3N4)的形成工序就出现了问题。
在元件的精细化中，伴随着元件尺寸的缩小就增加了MOS晶体管等 中的寄生电阻和短沟道效应。为此，能够使源·漏区域电阻低且变浅的技 术变得重要。
在氧化硅膜之上形成栅电极，进而对于离子注入后的半导体衬底，在 10毫秒的照射时间、照射能量35J/cm2的条件下从其上部照射氙(Xe)闪 光灯光而形成源漏扩散层的技术是公知的(专利文献1)。
但是，使用现有的闪光灯或激光器的退火方法，处理窗口(process window)窄，对晶片不造成损伤而形成低电阻且浅的杂质区域是困难的。
另一方面，对于氮化硅膜的形成来说，在制造近年来的具有浅的杂质 区域的半导体器件时，现有的方法也存在问题。
在精细化的MOSFET的制造工序中，在形成源漏扩散层时，氮化硅 膜作为栅电极的侧壁绝缘膜起重要作用。目前，通常在700～780℃左右的 高温下形成该栅侧壁氮化硅膜。
但是，在这样的热聚集之下，由于一次活化的扩散层变得钝化(非活 化)而使扩散层的电阻升高或者杂质再扩散而引起短沟道效应等使元件特 性劣化，所以难以制造高集成精细化的下一代半导体器件。
通过以六氯乙硅烷(Si2Cl6)为原料的LPCVD方法来形成氮化硅膜 (HCD-SiN膜)的方法也是公知的。在此方法中，由于比DCS-SiN膜的 成膜速度快，因此能够在更低的温度下(小于等于550℃)成膜。另外， 虽然DCS-SiN膜能够在低温下形成，但由于成膜速度慢而导致生产率非常 差。
但是，由于在低温下形成的氮化硅膜，杂质(氯、氢)浓度高而密度 低，所以存在对于含HF的液体的蚀刻速率快的问题。
对于作为连接衬底和布线的接触和硅化物层或作为栅电极的侧壁而形 成的氮化硅膜等，通过使用具有能量10～100J/cm2的白色光在小于等于 10毫秒的时间内进行照射而实现氮化硅膜等的膜质改善的技术是公知的 (专利文献2)。
但是，由于对于光的短时间照射而产生的应力和由此引起的被照射体 的各种缺陷、损伤等没有进行任何研究，因而仍然存在各种问题。
总的来说，在近年来的精细化的半导体器件的制造中，与MOS结构 中的源漏杂质扩散层的形成和作为栅电极的侧壁等使用的氮化硅膜的形成 相关联地具有彼此相反的要求，这两种要求的兼顾是困难的。

本发明的主要目的之一是提供在维持杂质区域的浅的杂质分布及充分 的低电阻化的同时能够防止在半导体衬底中产生损伤的半导体器件的制造 方法。
本发明的第1特征是一种半导体器件的制造方法，其特征在于，包括： 在硅层中离子注入杂质离子的工序；以及对于注入离子的硅层照射具有小 于等于100毫秒的脉冲宽度且从上升开始到达到峰值能量值的上升时间大 于等于0.3毫秒的脉冲光，使注入的离子活化的工序。
本发明的第2特征是一种半导体器件的制造方法，其特征在于，包括： 以不超过2×1021个/cm3的浓度在硅层中离子注入杂质离子的工序；以及 对于硅层照射具有小于等于100毫秒的脉冲宽度的脉冲光使注入的杂质离 子活化的工序。
本发明的第3特征是一种半导体器件的制造方法，其特征在于，包括： 在形成了栅电极的半导体衬底上以小于等于600℃的成膜温度形成氮化硅 膜的工序；对形成的氮化硅膜照射脉冲光的工序；以及在照射脉冲光之后 进行各向异性蚀刻使氮化硅膜残留配置在栅电极的侧壁上的工序。
本发明的效果.
按照本发明，可以提供在维持杂质区域的浅的杂质分布及充分的低电 阻化的同时能够防止在半导体衬底中产生损伤的半导体器件的制造方法。
附图说明
图1是表示第1实施方式的半导体器件的制造方法的图(其1)。
图2是表示第1实施方式的半导体器件的制造方法的图(其2)。
图3是表示第1实施方式的半导体器件的制造方法的图(其3)。
图4是表示用于源漏扩散层的离子注入后的结晶性的恢复和再扩散的 抑制的使用卤素灯的RTA处理的温度和时间的适用范围的图。
图5是表示用实施例1和比较例1制造的半导体器件的nMOSFET的 结漏电流的晶片面内分布的累积概率的图。
图6是表示用实施例1和比较例1制造的半导体器件的pMOSFET的 结漏电流的晶片面内分布的累积概率的图。
图7是表示用于源·漏区域的离子注入后的活化的杂质活化率和光源 的半值宽度(半幅值)的适用范围的图。
图8是表示用于源·漏区域的离子注入后的活化的衬底辅助加热温度 和照射能量密度的适用范围的图。
图9是表示用于脉冲宽度窄的情况下的源·漏区域的离子注入后的活 化的衬底辅助加热温度和照射能量密度的适用范围的图。
图10是表示从闪光灯发射的光的脉冲波形的图。
图11是表示用于源·漏区域的离子注入后的活化的退火时的半导体衬 底的深度方向的温度分布的图。
图12是表示用于脉冲宽度窄的情况下的源·漏区域的离子注入后的活 化的退火时的半导体衬底的深度方向的温度分布的图。
图13是表示用于源·漏区域的离子注入后的活化的、杂质扩散深度和 光源的半值宽度的适用范围的图。
图14是表示用于源·漏区域的离子注入后的活化的、杂质活化率和光 源的脉冲上升时间的适用范围的图。
图15是表示第2实施方式的半导体器件的制造方法的图(其1)。
图16是表示第2实施方式的半导体器件的制造方法的图(其2)。
图17是表示第2实施方式的半导体器件的制造方法的图(其3)。
图18是表示以550℃形成的HCD-SiN膜在闪光灯退火前后相对于稀 氢氟酸溶液的蚀刻速率的图。
图19是表示第4实施方式的半导体器件的制造方法的工序图。
图20是表示第4实施方式的半导体器件的制造方法的工序图。
图21(a)是表示按各离子注入条件注入砷离子后、进行活化处理之 后的薄层电阻的测量结果的图；图21(b)是表示按各离子注入条件注入 硼离子后、进行活化处理之后的薄层电阻的测量结果的图。
图22是表示进行离子注入和活化处理后，进一步作为后续加热工序进 行炉退火后的薄层电阻的测量结果(相对值)的图，(a)是注入砷离子的 情况的图，(b)是注入硼离子的情况的图。
图23(a)是表示在B+离子注入样品的活化之后和后续加热工序的炉 退火后的薄层电阻的图，(b)是与表示薄层电阻升高率的Ge离子注入条 件的依赖关系的图。
图24是表示注入砷离子的半导体衬底的活化之后和后续加热工序的 炉退火后的pn结深度的图。
图25是表示注入硼离子的半导体衬底的活化之后和后续加热工序的 炉退火后的pn结深度的图。
图26是表示为了形成小于等于20nm的浅的延伸区域注入的杂质离子 的浓度与进一步经过退火处理而形成的延伸区域的薄层电阻值的关系的 图。
图27是表示以从100℃到600℃不同的辅助加热温度实行退火处理而 形成的小于等于20nm的浅的延伸区域的薄层电阻的图。
图28是表示注入的离子的加速能量与处理时间的关系的图。
图29是表示按照第4实施方式形成延伸区域时杂质离子的加速能量和 剂量的允许范围的图。
标号说明
1-硅衬底，2-p阱层，3-n阱层，4-元件隔离区域，5-栅绝缘膜， 6-栅电极，7-浅的n型延伸区域，8-浅的p型延伸区域，9-氧化硅膜， 10-氮化硅膜，11、12-源·漏区域，100-光刻胶膜，101-光刻胶膜， 102-光刻胶膜，103-光刻胶膜。

以作为大规模集成电路(LSI)的元件的CMOS晶体管的制造工序为 例说明本发明的实施方式的半导体器件的制造方法。另外，在没有特别地 说明的情况下，脉冲宽度等照射光的特定用以真空中的光速度为基准的值 来进行。
(第1实施方式)
(一)首先，在第1导电型的硅衬底1上形成第1导电型的阱层2和 第2导电型的阱层3。其中，“第1导电型”、“第2导电型”是互为相 反的导电型，若第1导电型为n型，则第2导电型为p型，若第1导电型 为p型，则第2导电型为n型。在下面的说明中，虽然设第1导电型为p 型、第2导电型为n型来进行说明，也可将p型和n型加以交换。在第1 导电型的阱层2的周围和第2导电型的阱层3的周围形成元件隔离区域4。 然后，如图1(a)所示，在硅衬底1的表面上形成成为栅绝缘膜5的氧化 硅(SiO2)膜。
(二)接下来，在栅绝缘膜5上形成成为栅电极6的多晶硅膜。如图 1(b)所示，利用反应性离子蚀刻(RIE)方法有选择地蚀刻多晶硅膜而 形成栅电极6。
(三)用光刻胶膜100掩蔽第2导电型阱层3的表面，并且如图1(c) 所示，将栅电极6作为掩膜将第2导电型的杂质离子、例如砷离子(As+) 注入到第1导电型阱层2的表面。调整加速能量、剂量等离子注入条件以 通过随后进行的活化退火处理形成与栅电极6邻接的浅的第2导电型延伸 区域7。
在去除光刻胶膜100后，同样地用光刻胶膜101掩蔽第1导电型阱层 2的表面，并且如图2(a)所示，将栅电极6作为掩膜将第1导电型的杂 质离子、例如硼离子(B+)注入到第2导电型阱层3的表面。也适当地设 定第1导电型的杂质离子的离子注入条件以通过随后进行的活化退火处理 形成浅的第1导电型延伸区域8。
(四)接下来，如图2(b)所示，进行活化退火处理。优选地退火处 理通过闪光灯光照射的开始到结束，使用热板等其它辅助加热装置一边将 硅衬底1整体保持在一定的高温一边进行。例如，将硅衬底1装载在热板 上，在从背面侧加热硅衬底1的状态下，利用从闪光灯光源发射出的光从 表面侧加热硅衬底1。优选在该情况下的硅衬底1的辅助加热温度大约在 300℃到600℃的范围内。当加热温度过低时，由于需要高的光强度，就会 增大在硅衬底内部产生的热应力，所以不是优选的。相反，当加热温度过 高时，就会产生杂质离子的扩散，会有在中途进行固相生长而容易残留离 子注入缺陷的倾向，同样也不是优选的。
另外，通过辅助加热可减少在硅衬底内部产生滑动(スリツプ)、位 错等损伤的可能性，优选地当辅助加热时使升温速度尽量慢、例如小于等 于20℃/秒以不会导致硅衬底的变形。这是因为当升温速度快时，在硅衬底 中会产生翘曲，通过对翘曲状态的硅衬底照射闪光灯光就容易产生硅衬底 的破损。此外，作为辅助加热装置，也可使用作为红外线灯之一的卤素灯 等的其它加热装置来替代热板。
例如，使用氙闪光灯通过典型的一次发光(1个脉冲)来进行闪光灯 光的照射。虽然1个脉冲所具有的光的能量也依赖于闪光灯光的脉冲宽度 和辅助加热的温度，但例如在脉冲宽度(半值宽度)为10毫秒、辅助加热 温度为450℃的情况下，优选能量是在50J/cm2到105J/cm2的范围内。由 于当照射能量低时活化不充分，所以不是优选的。此外，当照射能量过大 时就会增大在硅衬底内部产生的热应力，所以也不是优选的。此外，就脉 冲的持续时间而言，优选半值宽度(保持至少峰值的1/2的强度的时间) 为1毫秒到100毫秒左右，更优选为3毫秒到10毫秒。如果脉冲宽度比此 更短时就会增大在硅衬底内部产生的热应力，所以不是优选的。此外，如 果脉冲宽度过长时，由于会产生杂质离子的扩散，所以同样也不是优选的。
(五)在上述的退火处理(以下也称为“第1退火处理”)之后，利 用LPCVD方法顺序沉积(淀积)氧化硅膜9和氮化硅膜10。此后，如图 2(c)所示，利用RIE方法蚀刻氮化硅膜10和氧化硅膜9，在栅电极6的 侧面形成氧化硅膜和氮化硅膜的多层结构的侧壁衬垫9、10。
(六)接下来，用光刻胶膜102掩蔽第2导电型阱层3的表面，并且 如图3(a)所示，将栅电极6和侧壁衬垫9、10作为掩膜，将第2导电型 的杂质离子注入到第1导电型阱层2的表面。同样地，用光刻胶膜103掩 蔽第1导电型阱层2的表面，并且如图3(b)所示，将栅电极6和侧壁衬 垫9、10作为掩膜，将第1导电型的杂质离子注入到第2导电型阱层3的 表面。此外，利用这些离子注入，也在栅电极6中注入对应的杂质离子。
(七)接下来，将闪光灯作为热源，进行注入的离子的活化退火处理 (以下也称为第2退火处理)。与第1退火处理一样，优选地使用辅助加 热装置预加热半导体衬底。优选加热温度与第1退火处理时一样，设为300 ℃到600℃的范围。如果此辅助加热温度过低时则活化不充分，所以不是 优选的，如果此辅助加热温度过高时，则会产生杂质离子的扩散，会有在 中途进行固相生长而容易残留离子注入缺陷的倾向，同样也是不优选的。
例如，如图3(c)所示，在硅衬底1的表面的上方使氙闪光灯发光， 从硅衬底1的表面的上方对硅衬底1的整个表面照射氙闪光灯光。
照射的氙闪光灯光透过由氮化硅膜10、氧化硅膜9构成的侧壁衬垫， 被栅电极6和硅衬底1内的延伸区域7、8和源·漏区域11、12吸收。吸 收了氙闪光灯光的栅电极6和延伸区域7、8以及源·漏区域11、12升温。 认为栅电极6和延伸区域7、8以及源·漏区域11、12的温度会超过1100 ℃，利用此温度就会使注入到栅电极6和延伸区域7、8以及源·漏区域 11、12中的杂质活化。利用此活化会使栅电极6和延伸区域7、8以及源漏 区域11、12低电阻化，由此，就完成了第1实施方式的半导体器件的基本 结构。
通过典型的一次发光来进行氙闪光灯光的照射。此时，表示闪光灯光 的脉冲波形特征的重要参数包括从波形的上升开始到达到峰值能量值的上 升时间和半值宽度。
在该闪光灯活化工序中，上升时间设定为大于等于0.3毫秒。这是因 为当上升时间比此时间更短时就会增大硅衬底内部产生的热应力。从防止 杂质离子的扩散的观点来看，更优选上升时间为大于等于0.3毫秒而小于 等于30毫秒。
此外，优选脉冲宽度(半值宽度)为小于等于100毫秒。由此，不会 使硅衬底1过度升温。更优选为大于等于1毫秒而小于等于100毫秒，进 一步优选为大于等于3毫秒而小于等于10毫秒。由此，就能够避免栅电极 6和延伸区域7、8以及源·漏区域11、12的表面的局部加热。
虽然照射能量也依赖于脉冲宽度，但优选在10毫秒的情况下为小于等 于110J/cm2。典型的情况下在大约45J/cm2到110J/cm2左右的范围内进 行照射。如果是这样的光强度，就不会使硅衬底1过度升温。将衬底辅助 加热温度设为小于等于600℃也能够避免使硅衬底1过度升温。
就利用闪光灯的活化处理而言，如图7所示，针对闪光灯光源的脉冲 宽度，可考虑在衬底上能够形成无损伤、低电阻且浅的延伸区域的处理窗 口。当光源的脉冲宽度过短时，由于杂质扩散层电阻降低，即使调整衬底 的辅助加热温度和照射能量强度，也会在杂质未充分地活化时在硅衬底上 产生滑动和位错。
当为了不在衬底上产生损伤使衬底辅助加热温度和照射能量密度变小 时，对于注入硅衬底的杂质无法进行充分的活化。但是，当使光源的脉冲 宽度变长时，对衬底不会造成损伤，能够使注入硅衬底的杂质充分活化。 可以理解这是因为当脉冲宽度变长时，虽然增加杂质的活化所需要的照射 能量密度，但同时也增大了在衬底上产生滑动和位错的照射能量密度从而 扩大了处理窗口。另外，在下面说明的实施例1的情况下，制造半导体器 件时的处理条件可理解为与图8的点13附近相当、位于处理窗口之中的条 件。
另一方面，下面说明的比较例的情况(脉冲宽度非常短的情况)，如 图9所示，可理解为具有比图8所示的处理窗口窄的窗口形状。例如，按 比较例制造半导体器件时的处理条件可理解为与点14相当，位于处理窗口 之外。
当脉冲宽度窄时，关于用于制造半导体器件的处理窗口变窄的理由， 可按如下进行考虑。
图10中分别示意地表示适合于第1实施方式的闪光灯光的波形、如比 较例1情况那样的脉冲宽度非常短的情况下的脉冲波形。此外，图11、图 12分别表示模拟研究在脉冲宽度为10毫秒(下面说明的实施例1的情形)、 015毫秒(下面说明的比较例1的情形)时的闪光灯照射后的各个时间下的 硅衬底的厚度方向的温度分布的结果的图。
在脉冲宽度为10毫秒的情况下，进行闪光灯照射后，硅衬底的表面温 度随时间上升，约10毫秒后达到最大1100℃。此时，虽然硅衬底的背面 温度由热板的衬底辅助加热温度来支配，但硅衬底的表面侧和背面侧产生 的温度差与比较例相比小。在脉冲宽度为0.5毫秒的情况下，进行闪光灯 照射后，硅衬底的表面温度急剧上升，约0.5毫秒后达到最大1100℃。此 时，硅衬底的表面侧和背面侧产生接近600℃的温度差。与脉冲宽度10毫 秒的情况相比可以看出，脉冲宽度0.5毫秒的情况下更集中在硅衬底表面 侧加热。在脉冲宽度为10毫秒的情况下，由于通过使光源的脉冲宽度变长 可以用更小的脉冲获得杂质的活化所需要的照射能量，所以认为硅衬底的 厚度方向的温度分布的倾斜与比较例相比较缓和。其结果，认为硅衬底内 部产生的热应力在脉冲宽度10毫秒的情况下变小，从而能够抑制衬底损 伤。
如上所述，根据第1实施方式，通过将闪光灯光源的脉冲宽度设定得 长来对硅衬底整体进行加热，可以减少硅衬底内部所产生的热应力量。其 结果，不会在硅衬底内部产生滑动或位错等衬底损伤，而能够使注入硅衬 底中的杂质离子以高的活化率进行活化。即，根据第1实施方式，可以实 现处理窗口宽的杂质区域的处理。
另一方面，光源的脉冲宽度的上限受到杂质的扩散深度限制。如图13 所示，由于光源的脉冲宽度越宽杂质扩散就越深，因而为了形成浅的扩散 层脉冲宽度窄是有利的。基于到目前为止的发明人的经验，例如，杂质离 子为硼的情况下，在1100℃下进行2秒钟退火时扩散约为20nm、20毫秒 时扩散约为2nm。例如，在下面说明的实施例的情况下，将硼离子注入到 硅衬底之后的注入深度为大约为10nm。为此，如果光源的脉冲宽度为小 于等于100毫秒时能够将扩散层抑制为小于等于5nm左右。可以推定能 够形成具有小于等于20nm的浅的扩散层。
本发明人还对闪光灯光的所谓上升时间对处理基材的影响进行了研 究、验证。图14是表示源漏扩散层的活化率和光源的发光脉冲波形的上升 时间的适用范围的图。
当上升时间过快时，在没能获得足够的杂质的活化时在硅衬底上就会 产生滑动或位错等的损伤。要使衬底不发生损伤就需要降低基本辅助加热 温度和照射能量密度，但不能获得充分的活化。
但是，当上升时间慢时，可以看出不会对衬底造成损伤而能够使注入 的杂质充分地活化。这是因为，通过使上升时间变慢，可以使硅衬底的厚 度方向的温度梯度也就变缓，避免仅在衬底表面的局部加热，从而能够抑 制因构成图形的多晶硅、氧化硅膜、氮化硅膜等的不同材质的加热效率的 不同而产生的温度不均匀，能够在衬底的深度方向进行均匀的热扩散(分 散)(减小了衬底表面侧和内部的温度差)。
其结果，认为能够使硅衬底表面和内部产生的热应力变小，不会使衬 底内发生滑动或位错等损伤而能够使注入的杂质离子高浓度地活化。
另外，根据闪光灯的发光原理，通过使构成闪光灯放电电路的电容器 容量和/或线圈的电感容量能够容易地进行发光脉冲的上升时间和半值宽 度的控制。
在第1实施方式中，用于形成浅的延伸区域的离子注入后的退火处理 (第1退火处理)和用于形成深的源·漏区域的离子注入后的退火处理都 是通过闪光灯光的照射来进行的。但是，第1退火处理也能够通过使用现 有的卤素灯的RTA处理来进行。图4表示该情况下的RTA处理的条件。
如图4所示，按进入斜线的处理窗口内来设定RTA处理时的硅衬底1 的衬底温度和RTA处理的加热时间。由此，能够使杂质的扩散深度维持 为小于等于10nm，能够使晶体管形成后的延伸区域的结深度维持为小于 等于20nm。另外，能够用下式1表示此处理窗口的边界线。
t＝6×10-13exp{3.74×10+4/(T+275)}...(1)
其中，“T”代表衬底温度(℃)，“t”代表加热时间(秒)。
此情况下，优选地将衬底温度设定为小于等于900℃，将加热时间设 定为小于等于30秒。由此，能够使杂质扩散深度小于等于5nm。在该RTA 处理中，不会深地将杂质扩散到硅衬底1中。此外，利用离子注入能够消 除在硅衬底1产生的晶格缺陷。通过该晶格缺陷的消除可以在后续的制造 工序抑制硅衬底1升温时杂质的扩散。但是，由于衬底温度降低了，因此 就不能使杂质充分地活化。
虽然没有特别地图示出图3(c)以后的制造工序，但此后还在栅电极 6和源·漏区域11、12之上沉积成为层间绝缘膜的氧化硅膜并开口形成接 触孔。通过接触孔将布线连接到栅电极6和源·漏区域11、12。如上所述， 完成包含具有小于等于15 nm的浅的延伸杂质区域的MOS结构的半导体 器件。
根据第1实施方式，可以在硅衬底1中不使滑动或位错等晶格缺陷乃 至损伤发生而容易地形成低电阻且浅的优良的第2导电型延伸区域7、第1 导电型延伸区域8。
在作为第1实施方式的具体例的实施例1和实施例2中制造半导体器 件，并与比较例1和比较例2进行比较。
实施例1.
(1)延伸区域的形成
将砷(As)离子化，在加速能量1keV、剂量1×1015cm-2的注入条件 下将离子注入到p阱层2表面。此外，将硼离子化，在加速能量0.2keV、 剂量1×1015cm-2的注入条件下将离子注入到n阱层3表面。
接下来，在硅衬底1的辅助加热温度450℃、脉冲照射1次、照射能 量80J/cm2、脉冲的半值宽度10毫秒、脉冲峰值到达时间5毫秒的条件下， 通过照射闪光灯光进行注入的各杂质离子的活化。
如上所述，分别在p阱层2、n阱层3内形成n型、p型的小于等于 15nm的延伸区域7、8。
(2)源·漏区域的形成
将磷(P)离子化，在加速能量10keV、剂量3×1015cm-2的注入条件 下，将离子注入到p阱层2表面。此外，将硼离子化，在加速能量4keV、 剂量3×1015cm-2的注入条件下将离子注入到n阱层3内。
接下来，在硅衬底1的辅助加热温度450℃、脉冲照射1次、照射能 量80J/cm2、脉冲的半值宽度10毫秒、脉冲峰值到达时间5毫秒的条件下， 照射闪光灯光进行注入的各杂质离子的活化。
如上所述，形成与栅电极6隔离且与预先形成的浅的延伸区域7、8相 接触的源·漏区域11、12。
比较例1.
除了在形成源·漏区域11、12时使用脉冲半值宽度0.5毫秒、脉冲峰 值到达时间0.2毫秒的闪光灯光之外，经过与实施例1相同的工序来制造 半导体器件。
实施例2.
除了在形成源·漏区域11、12时使用脉冲半值宽度3.0毫秒、脉冲峰 值到达时间0.80毫秒的闪光灯光之外，经过与实施例1相同的工序来制造 半导体器件。
比较例2.
除了在形成源·漏区域11、12时使用脉冲半值宽度3.0毫秒、脉冲峰 值到达时间0.08毫秒的闪光灯光之外，经过与实施例1相同的工序来制造 半导体器件。
评价.
用下面的方法来评价用上述的实施例1、2、比较例1、2制造的半导 体器件。
(结漏电流)
计算配置在硅衬底1的晶片上的多个元件中的p阱层2和延伸区域7、 源·漏区域11的pn结以及n阱层3和延伸区域8、源·漏区域12的pn 结的结漏电流的晶片面内的面内分布的累积概率。图5、图6分别表示其 结果。
根据图5和图6可知，按实施例1制造的半导体器件与按比较例1制 造的半导体器件进行比较，不论是p阱层2内、还是n阱层3内都能够大 幅度地抑制结漏电流(横轴的对数)而能够形成良好的pn结。在实施例2、 比较例2中可知，相对于在比较例2的半导体器件中观察到比较大的漏泄 电流，在实施例2的半导体器件中，能够将结漏电流抑制为小于等于10-15A/ μm2。其结果，表明在第1实施方式中，充分恢复了源漏杂质扩散层的离 子注入缺陷，在退火处理后也没有硅衬底的损伤。
(试料的性状观察)
以退火处理后的试料为样品观察其性状。使用光学显微镜、扫描型电 子显微镜(SEM)、透射型电子显微镜(TEM)，主要以退火处理前后的 衬底的损伤有无、晶格缺陷、位错产生等的试料表面的损伤的有无为中心 来进行观察。
其结果，相对于在实施例1、2中没有观察到退火处理后的晶格缺陷等 损伤、衬底的损伤等，在比较例1、2中可以观察到，比较例1、2都产生 了因部分熔融的变形、或在衬底内部因滑动、叠层缺陷、位错等的晶格缺 陷而产生的衬底损伤。
(杂质区域的薄层电阻)
对于在实施例1和实施例2中的退火处理之后充分地进行了杂质区域 的活化，用栅电极6/延伸区域7、8以及源·漏区域11、12间的薄层电阻 值进行了确认。在实施例1、2中，这些薄层电阻值足够低，特别是在实施 例1中，在硅衬底1的晶片上配置的多个元件中的该薄层电阻的面内偏差 σ也被抑制为小于1％。
(第2实施方式)
(一)按照通常的p型(第1导电型)MOS晶体管的制造方法，在硅 衬底1上形成浅沟槽隔离(STI)等的元件隔离区域4后，在p沟道型 MOSFET的预定形成区域(pMOS区域)上形成n型的阱层3。并且，将 成为栅绝缘膜5的氧化硅膜、成为栅电极6的多晶硅按照顺序沉积，将抗 蚀剂(未图示)作为掩膜，利用RIE法有选择地蚀刻多晶硅和氧化硅膜， 如图15(a)所示，形成由栅绝缘膜5和栅电极6构成的栅电极。
(二)接下来，如图15(b)所示，将栅电极6和抗蚀剂(未图示) 作为掩膜，将第1导电型的杂质离子、例如硼离子(B+)注入到第2导电 型阱层3的表面。此时的注入条件与第1实施方式的情况没有不同，可以 采用相同的注入条件。
(三)接下来，如图15(c)所示，在将衬底在300℃到600℃的范围 内进行加热的状态下，对衬底的整个表面照射闪光灯光。例如使用氙(Xe) 闪光灯通过典型的一次发光(1个脉冲)来进行闪光灯光的照射。最佳的 处理条件与第1实施方式所示的第1退火处理的情况基本上没有变化。通 过该灯的加热，使注入的杂质活化，并且注入杂质离子的区域的晶格缺陷 恢复，从而获得与栅电极6邻接的浅的第1导电型延伸区域8。
另外，与第1实施方式的情况一样，在此阶段的活化工序也可以不使 用闪光灯退火而通过使用卤素灯的RTA处理来实行。优选此时的退火条 件为衬底温度小于等于900℃、加热时间小于等于10秒。通过该退火处理， 也可以不使杂质离子深地扩散到衬底中而使杂质元素活化并且使杂质区域 的晶格缺陷恢复，从而可以形成浅的延伸区域8。
(四)在第2实施方式中，特别是此后，如图16(a)所示，利用LPCVD 方法形成氧化硅膜9，进而通过以六氯乙硅烷(Si2Cl6)为原料的低温处理 来形成氮化硅膜(HCD-SiN膜)10。
优选地在成膜温度450℃到600℃的范围内来形成氮化硅膜10。成膜 温度比该范围低时，由于生产率差，所以不是优选的。此外，当是超过该 范围的高温成膜时，由于会发生杂质离子的再扩散和钝化，所以也不是优 选的。基于此观点，更优选小于等于550℃的成膜温度。各膜的膜厚为， 氧化硅膜9约为5nm～20nm，氮化硅膜10约为30nm～60nm。
另外，作为在半导体衬底上形成氮化硅膜10的方法，除了形成以六氯 乙硅烷为原料的HCD-SiN膜的方法之外，还有形成以二氯硅烷(SiH2Cl2) 为原料的DCS-SiN膜的方法。在使用DCS-SiN膜的情况下，能够提高对 于HF溶液的耐蚀刻性。但是，由于为了提高生产率而通常成膜温度为 700～780℃，因而延伸区域8的杂质钝化而扩散层电阻升高、或杂质再扩 散诱发短沟道效应等使元件特性劣化，所以就无法形成精细的晶体管。因 此，第2实施方式的成膜方法在制作精细的晶体管时是非常有效的。
(五)接下来，如图16(b)所示，在对衬底在优选的300℃到600℃ 的范围内进行加热的状态下对衬底照射闪光灯光。例如，闪光灯可以使用 氙(Xe)闪光灯。
典型地利用一次发光的1个脉冲的灯光照射来进行照射。照射时间是 脉冲的半值宽度、为1毫秒到100毫秒，虽然照射能量也依赖于脉冲的半 值宽度，但例如在半值宽度为10毫秒的情况下，优选从45J/cm2到110 J/cm2。当脉冲的半值宽度小于该范围时，会增大在硅衬底内部产生的热应 力，此外，当超过该范围时，会产生杂质离子的再扩散，所以都不是优选 的。对于照射能量来说也是一样，当小于该范围时活化就不充分，此外， 当超过该范围时会增大在硅衬底内部产生的热应力，所以都不是优选的。
此外，优选脉冲的上升时间为0.3毫秒～30毫秒。当脉冲上升时间短 时，就会增大在硅衬底内部产生的热应力，所以不是优选的。相反，当脉 冲上升时间长时，可能会产生杂质离子的再扩散和钝化，当然也不是优选 的。
另外，对于由氮化硅膜10形成侧壁衬垫而言，作为其工序顺序，由于 不是如第2实施方式那样在氮化硅膜10形成之后进行利用闪光灯光的加热 处理，而是利用RIE蚀刻氮化硅膜10有选择地使其残留在栅电极6的侧 壁上后，进行利用闪光灯的热处理工序，所以也可考虑使用稀氢氟酸溶液 去除氧化硅膜9的程序。但是，如果如第2实施方式那样在以相同的膜覆 盖整个表面的状态下进行闪光灯照射，特别是若考虑进行高速灯加热处理， 不仅能实现面内的温度均匀化而且还能够缓和由于不同材料间的热膨胀系 数的不同而产生的应力，从而能够抑制滑动或缺陷的产生等，对于处理来 说是非常有效的。
(六)照射闪光灯光后，利用RIE蚀刻氮化硅膜10而有选择地使其 残留在栅电极6的侧壁上，并且利用稀氢氟酸溶液蚀刻氧化硅膜9，如图 16(c)所示，形成多层结构的侧壁衬垫。没有利用RIE蚀刻氧化硅膜9 是为了防止因产生衬底的硅衬底1的衬底坑而削薄浅的延伸区域8。
(七)接下来，如图17(a)所示，将栅电极6和由氧化硅膜9及氮 化硅膜10构成的侧壁衬垫作为掩膜，注入第1导电型的杂质离子。此时， 考虑利用接下来进行的活化退火处理在该注入区域形成的脱离栅电极5的 端部的源·漏区域12来设定剂量、加速能量等注入条件。另外，利用该离 子注入，也向栅电极6中注入对应的杂质离子。
(八)接下来，如图17(b)所示，对衬底整个面照射闪光灯光进行 注入的杂质的活化。优选照射条件基本上与第1实施方式中的图3(c)所 示的活化退火处理工序的情况相同。利用该闪光灯光的照射，使注入的杂 质离子活化，并且恢复了注入杂质离子的区域的晶格缺陷，形成脱离栅电 极6的端部的源·漏区域12。
另外，作为使氮化硅膜10致密化的方法，此外也可考虑使用现有的卤 素灯的RTA处理。但是，如第2实施方式，进行致密性直到能看到耐蚀 刻性的提高为止需要大于等于1000℃的热工序。在卤素灯的情况下，为了 使最高到达温度大于等于1000℃，即使假设到达所期望的温度后立即停止 发光，也至少有2～3秒左右经过大于等于900℃的高温区域。在此期间， 由于在衬底的硅衬底1中形成的第1导电型延伸区域8的杂质再扩散而诱 发短沟道效应，使元件特性发生恶化。对此，在闪光灯的情况下，能够进 行例如小于等于100毫秒等的短时间的加热处理，从而不会担心对扩散层 的杂质分布和钝化造成影响。
虽然形成源·漏区域12后的工序没有图示，但其是利用稀氢氟酸溶液 蚀刻硅衬底1的自然氧化膜，利用溅射法在栅电极6和硅衬底1上沉积用 于形成硅化物的金属膜、例如镍(Ni)膜并进行RTA处理，从而在硅衬 底1和栅电极6上有选择地形成镍硅化物(NiSi)层。此后，利用CVD法 形成约500nm左右的氧化硅膜以形成层间绝缘膜，在层间绝缘膜上开口 形成接触孔，埋入作为布线的金属膜而形成对源漏电极和栅电极的布线等。 这样，就完成了具有小于等于15nm的浅的第1导电型延伸区域8的第2 实施方式的半导体器件的基本结构。
根据第2实施方式，可以不对衬底的杂质扩散层、即浅的第1导电型 延伸区域8的杂质分布实质地造成影响，此外在维持足够的活化率的同时， 在避免衬底损伤的产生的情况下形成具有良好的耐氢氟酸性的氮化硅膜 10。因此，即使经过氢氟酸处理，也可以避免不需要的氮化硅膜10的蚀刻， 从而能够形成良好的栅电极6的侧壁衬垫。因此，可以进一步合格率良好 地制造对应精细化的高性能的半导体器件。
在作为第2实施方式的具体例的实施例3和实施例4中制造半导体器 件，并与比较例3进行比较。
实施例3.
(1)延伸区域的形成
将硼(B)离子化，在加速能量0.2keV、剂量1×1015cm-2的注入条件 下将离子注入到n阱层3的表面。接下来，在半导体衬底1的辅助加热温 度450℃、脉冲照射1次、照射能量80J/cm2、脉冲的半值宽度10毫秒、 脉冲峰值到达时间5毫秒的条件下，使用氙闪光灯进行注入的杂质离子的 活化。
如上所述，形成小于等于15nm的浅的p型延伸区域8。
(2)氮化硅膜的形成
在利用LPCVD法沉积15nm的氧化硅膜9后，利用以六氯乙硅烷为 原料的LPCVD法在成膜温度550℃下沉积50nm的氮化硅膜10。此后， 在将衬底加热到450℃的状态下，从氮化硅膜10之上对整个面照射1个脉 冲的氙闪光灯光。脉冲的半值宽度是10毫秒，脉冲的峰值到达时间是5 毫秒，照射能量是80J/cm2。
(3)源·漏区域的形成
将硼(B)离子化，在加速能量4keV、剂量3×1015cm-2的注入条件 下注入离子。接下来，使用氙闪光灯在半导体衬底1的辅助加热温度450 ℃、脉冲照射1次、照射能量80J/cm2、脉冲的半值宽度10毫秒、脉冲峰 值到达时间为5毫秒的条件下照射闪光灯光，进行注入的杂质离子的活化。
如上所述，形成与栅电极6脱离且与预先形成的浅的延伸区域8相接 触的深的源·漏区域12。
比较例3.
除了在氮化硅膜10的形成中完全没有进行氙闪光灯光的照射这一点 外，经过与实施例3相同的工序制造第2实施方式的半导体器件。
实施例4.
除了在氮化硅膜10的形成中照射能量为25J/cm2这一点外，经过与实 施例3相同的工序制造第2实施方式的半导体器件。
评价.
用下面的方法来评价由上述的实施例3、实施例4及比较例3制造的 半导体器件。
(用电子显微镜观察栅电极)
使用扫描型电子显微镜(SEM)对按照实施例3和比较例3制造的半 导体器件的由栅绝缘膜5和栅电极6构成的栅电极的剖面状态进行了观察。
其结果，相对于在实施例3的情况下没有发现作为栅侧壁的氮化硅膜 10的消退而维持了栅电极6的形状，在比较例3的情况下，却由于蚀刻使 作为栅侧壁的氮化硅膜10大幅地消退而露出了构成栅电极6的多晶硅的侧 面。
对此认为获得实施例3那样的结果与下列因素有关，即、由于通过在 氮化硅膜10形成后利用Xe闪光灯光进行加热处理，去除了氮化硅膜10 中所含有的氯和氢使Si-N结合强化而实现了致密化，从而提高了对于HF 溶液的耐蚀刻性。而比较例3是没有这种效果时的结果。这样，如果是这 种大幅地消退的侧壁的氮化硅膜10，则在后续工序中形成硅化物时，作为 硅化物材料的金属原子会一直侵入到构成栅电极6的多晶硅的深处，从而 造成栅绝缘膜5的可靠性劣化，或者难以自身匹配地形成硅化物层，从而 会出现由多晶硅构成的栅电极6和源·漏区域12短路等而诱发电气不良。
(氮化硅膜的耐氢氟酸性)
对于按照实施例4制造的半导体器件的氮化硅膜10进行了相对于闪光 灯照射前后的稀氢氟酸溶液的蚀刻速率的比较。使用的稀氢氟酸溶液的氢 氟酸浓度为0.25Wt％。结果如图18所示(“未掺杂”的数据)。
可以看出，通过利用闪光灯光的照射处理能够大幅度地改善对于氟化 氢的耐蚀刻性(将蚀刻速率降低到1/4或1/4以下)。
(第3实施方式)
在第2实施方式中，在进行利用低温处理沉积氮化硅膜10的工序(图 16(a))后，在向氮化硅膜10的闪光灯光照射工序(图16(b))之前， 以间隔氮化硅膜10的方式进行用于形成源·漏区域12的离子注入(图17 (a))。采用这样的工序顺序而省略了与在第2实施方式中说明的图17 (a)对应的离子注入工序及与图17(b)对应的由闪光灯进行的源·漏区 域12的活化工序。
氮化硅膜10是具有透光性的膜。但是，如果采用这样的工序顺序，通 过使其含有离子注入的杂质，使其具有光吸收性而能够增进照射闪光灯光 时的加热效率，从而能够进一步增进氮化硅膜10的致密性。
此外，由于经过氮化硅膜10照射闪光灯光，如果是这样的工序顺序， 就能够使氮化硅膜10致密化，同时能够进行源·漏区域12的形成(活化)， 从而刻可以减少工序数量，在这一点上同样也非常有利。
另外，在栅侧壁加工之前，能够经过氮化硅膜10预先注入IV族元素。 由于IV族元素是对电气特性不产生影响的非导电型元素，不论是第1导 电型的沟道还是第2导电型的沟道，可以注入半导体器件的任意类型的 MOSFET的预定区域。
在作为第3实施方式的具体例的实施例5中制造半导体器件。
实施例5.
在利用低温处理进行氮化硅膜10的沉积的工序之后，在向氮化硅膜 10的闪光灯光照射的工序之前，在加速能量25keV、剂量6×1015cm-2的 条件下，从氮化硅膜10之上将硼离子注入到它的整个面上。除了追加以上 工序这一点之外，与实施例4相同，一直进行到用于氮化硅膜10的形成的 照射闪光灯光的工序(与图16(a)对应的)为止，由此获得第3实施方 式的半导体器件的评价用试料5a。
同样地，代替硼离子，在加速能量60keV、剂量6×1015cm-2的条件下 从氮化硅10之上整个面地注入磷离子，或者在加速能量20keV、剂量1 ×1015cm-2的条件下从氮化硅10之上整个面地注入锗离子，将它们分别作 为评价用试料5b、试料5c。
评价.
(氮化硅膜的耐氢氟酸性)
对于按照实施例5制造的评价用试料5a、5b、5c的氮化硅膜10，进 行其闪光灯照射前后的相对于稀氢氟酸溶液的蚀刻速率的比较。氢氟酸浓 度与在实施例4中使用的稀氢氟酸溶液相同。结果如图18(分别是“磷”、 “硼”、“锗”)所示。
可以看出，通过对闪光灯光照射前的氮化膜中的离子注入，能够进一 步提高(将速率降低到1/10左右)氮化硅膜10的对于氟化氢的耐蚀刻性。
(第4实施方式)
(一)首先，如图19(a)所示，在第1导电型(在此为p型)硅衬 底1的nMOS区域内形成p阱层2，在pMOS区域内形成n阱层3。在p 阱层2和n阱层3的周围形成元件隔离区域4。并且在硅衬底1的表面进 一步形成构成栅绝缘膜5的氧化硅膜。
(二)接下来，如图19(b)所示，在栅绝缘膜5上形成作为栅电极6 的多晶硅膜。利用RIE有选择地蚀刻多晶硅膜而形成栅电极6。
(三)接下来，用光刻胶膜(未图示)掩蔽pMOS区域，在nMOS 区域中将栅电极6作为掩膜，将作为n型杂质的V族原子、例如砷(As) 离子化并注入到硅衬底1的表面的nMOS区域中。调整加速能量、剂量等 的离子注入条件以利用后续进行的活化退火处理形成与栅电极6邻接的浅 的n型延伸区域7。此时，使在p阱层2中注入的杂质离子的浓度即使高 时也不会超过2×1021个/cm3。但是，由于为了形成延伸区域7而使电阻足 够低，所以至少需要2×1020个/cm3左右的浓度。
在去除光刻胶膜之后，同样地，用光刻胶膜掩蔽nMOS区域，将作为 p型杂质的III族原子、例如硼(B)离子化并注入到硅衬底1的pMOS区 域中。同样也适当地设定p型的杂质离子的离子注入条件以利用后续进行 的活化退火处理形成浅的p型延伸区域8的。但是，与向nMOS区域的离 子注入的情况一样，使得在n阱层3中注入的杂质离子的浓度即使高时也 不会超过2×1021个/cm3。但是，由于为了形成延伸区域8而使电阻足够低， 所以至少需要2×1020个/cm3左右的浓度。
利用离子注入(以下也称为“第1离子注入”)分别在p型阱层2和 n型阱层3中形成将2×1021个/cm3设为注入离子的上限浓度的图19(c) 中用虚线表示的杂质区域。
(四)接下来，如图19(d)所示，将具有小于等于100毫秒的脉冲 宽度的脉冲光、例如闪光灯光作为热源进行杂质注入区域的活化退火处理。 退火处理是将硅衬底1装载在热板上，在从背面侧加热硅衬底1(辅助加 热)的状态下，利用从闪光灯光源发射出的光从表面侧加热硅衬底1。作 为辅助加热装置也可使用作为红外线灯之一的卤素灯等的其它加热装置来 替代热板。
硅衬底1的辅助加热温度过高时，会由于注入的杂质离子扩散或在中 途进行固相生长而导致容易残留离子注入缺陷。为避免这样的问题，优选 辅助加热温度为500℃或500℃以下。但是，辅助加热温度过低也不好。当 辅助加热温度降低时，为了补偿而需要用于从硅衬底1的表面加热的闪光 灯光具有高的光强度。当用高强度的闪光灯光加热硅衬底1时，就会增大 在硅衬底1内部产生的热应力，从而导致硅衬底1的损伤。基于这样的观 点，在不超过500℃且在200℃或200℃以上的温度下进行辅助加热。
辅助加热硅衬底1的时间优选为小于等于3分钟。辅助加热时间长时， 不仅生产率降低而且由于在中途进行固相生长而容易残留离子注入缺陷， 所以不是优选的。
仅仅由于辅助加热的原因在硅衬底1内部产生滑动、位错等的损伤的 可能性很小。但是，在实行辅助加热时，为了不使硅衬底变形最好尽可能 地减慢升温速度。优选升温速度为小于等于20℃/秒。这是因为当升温速度 超过20℃/秒时，特别是在有图形的硅衬底1中就容易产生翘曲，在翘曲状 态下照射闪光灯光时，硅衬底1就容易产生破损。
例如使用氙闪光灯通过典型的1次发光(1个脉冲)来进行闪光灯光 的照射。1个脉冲所具有的优选的光能量也依赖于脉冲宽度和衬底辅助加 热温度。例如，在脉冲宽度为3毫秒、硅衬底1的辅助加热温度为350℃ 的情况下，优选为从40J/cm2到60J/cm2的范围。当照射能量低时则活化 就不充分，所以不是优选的。此外，当照射的能量过大时，就会增大在硅 衬底1内部产生的热应力，所以也不是优选的。
就脉冲的持续时间而言，优选半值宽度(保持至少峰值的1/2的强度 的时间)为1毫秒到100毫秒左右。更优选为3毫秒到10毫秒。如果脉冲 宽度比此短时，就会增大在硅衬底1内部产生的热应力，所以不是优选的。 此外，如果过长时，杂质会扩散，所以也不是优选的。
利用活化退火处理(以下也称为“第1退火处理”)如图19(d)所 示，分别在p型阱层2和n型阱层3中形成与栅电极6邻接的浅的n型延 伸区域7和p型延伸区域8。
(五)接下来，如图20(a)所示，在栅电极6和栅绝缘膜5的侧面 形成由氧化硅膜9和氮化硅膜10构成的多层结构的侧壁衬垫。为了达到该 目的，以将形成的栅电极6、露出的p型阱层2和n型阱层3全部覆盖的 方式，在半导体衬底1的整个表面上在小于等于600℃的成膜温度下沉积 氧化硅膜9，并且在其上在小于等于600℃的成膜温度下沉积氮化硅膜10。 优选地利用减压气相生长(LPCVD)法沉积氧化硅膜9和氮化硅膜10。
此后，利用RIE蚀刻氮化硅膜10和氧化硅膜9，有选择地使氮化硅膜 10和氧化硅膜9残留在栅电极6和栅绝缘膜5的侧面上。由此，就形成了 由氧化硅膜9和氮化硅膜10构成的多层结构的侧壁衬垫。
(六)接下来，再次进行杂质离子注入(以下也称为“第2离子注入 工序”)，在比延伸区域7、8还要深的p阱层2和n阱层3内形成如图 20(b)中波状线所示的杂质区域。因此，用光刻胶膜(未图示)掩蔽n 型阱层3的表面，并且将在p型阱层2上形成的栅电极6和由氧化硅膜9 及氮化硅膜10构成的侧壁衬垫作为掩膜，将n型杂质离子注入到p型阱 层2的表面中。调整加速能量、剂量等的离子注入条件以利用后续进行的 活化退火处理形成比脱离栅电极6的延伸区域7更深的源·漏区域11。结 果，优选存在于p阱层2中的杂质离子的浓度即使高时也不会超过2×1021 个/cm3。但是，由于为了形成源·漏区域11而使电阻足够低，因此至少需 要2×1020个/cm3左右的浓度。
同样地，用光刻胶膜(未图示)掩蔽p型阱层2的表面，并且将在n 型阱层3上形成的栅电极6和由氧化硅膜9及氮化硅膜10构成的侧壁衬垫 作为掩膜，将p型杂质离子注入到n型阱层3的表面中。调整加速能量、 剂量等的离子注入条件以利用后续进行的活化退火处理形成比脱离栅电极 6的延伸区域8还要深的源·漏区域12。结果，优选存在于n阱层3中的 杂质离子的浓度即使高时也不会超过2×1021个/cm3。但是，由于为了形成 源·漏区域12而使电阻足够低，因此至少需要2×1020个/cm3左右的浓度。 另外，利用第2离子注入也向栅电极6中注入对应的杂质离子
(七)接下来，如图20(c)所示，将具有小于等于100毫秒的脉冲宽 度的脉冲光、例如闪光灯光作为热源，进行注入的离子的活化退火处理(以 下也称为“第2退火处理”)。与第1退火处理一样，使用辅助加热装置 预先加热硅衬底1。加热温度与第1退火处理时一样，优选地设为200℃到 500℃的范围。如果辅助加热温度过低，由于活化不充分，所以不是优选的。 如果过高，由于杂质会扩散或在中途进行固相生长而容易残留离子注入缺 陷，所以不是优选的。辅助加热时间优选为小于等于3分钟。比3分钟长 时，除生产率降低外，杂质还会扩散，或者会进行固相生长。因此，会容 易残留离子注入缺陷，所以不是优选的。
第2退火处理，例如，如图20(c)所示，在硅衬底1的表面的上方使 氙闪光灯发光，从硅衬底1的表面的上方对硅衬底1的整个表面照射氙闪 光灯光。
照射的氙闪光灯光透过由氮化硅膜10和氧化硅膜9构成的侧壁衬垫， 被栅电极6、硅衬底1内的延伸区域7、8及图20(b)中波状线所示的杂 质区域所吸收。可以考虑到吸收了氙闪光灯光的区域升温，到达温度超过 1100℃。利用这样的高温，使注入到栅电极6、延伸区域7、8及图20(b) 中波浪所示的深的杂质区域的杂质离子活化。利用第2退火处理，使用虚 线表示的深的杂质区域与栅电极6和延伸区域7、8一起实现低电阻化，而 成为源·漏区域11、12。经过上述说明的工序就完成了第4实施方式的半 导体器件的基本结构。
另外，在第1离子注入和第2离子注入的工序中，只要注入As+、B+ 等并使其活化，不只是进行具有生成载流子能力的导电型离子的注入，除 此之外，还可进行不具有产生任何载流子能力的非导电型原子的离子注入 (PAI)。受到来自非导电型离子的冲击的硅衬底1的部分，由于该能量 而部分地成为非晶态，而成为相对于闪光灯光等可见区域的光具有高的光 吸收率。因此，如果利用闪光灯光等进行此后的退火处理，能够提高活化 的效率。
作为非导电型的离子，优选在硅晶格中容易置换硅原子而容易形成为 晶格的一部分并且冲击时的转移能量大的质量数大的原子的离子。这样的 非导电型原子，典型的为锗。在使用B+作为导电型离子的情况下，由于 B+自身质量数小，所以附加锗离子的注入工序，特别是对于实现硅衬底1 的非晶化，效果是显著的。
对于图20(C)以后的制造工序没有特别地进行图示。此后，还在栅 电极6和源·漏区域11、12上沉积成为层间绝缘膜的氧化硅膜并开口形成 接触孔。通过接触孔将布线连接到栅电极6和源·漏区域11、12。如上所 述，就完成了包含具有小于等于20nm的浅的延伸区域7、8的MOS结构 的半导体器件。
(薄层电阻的研究)
以可获得约10～15nm深度的浅的结的如下所示的10个离子注入条件 进行杂质的离子注入，并且对经过第1退火处理而形成的试料1～10的延 伸区域7、8的薄层电阻值进行了检测。结果如图21所示。
表1离子注入条件   离子种类 加速电压(keV) 剂量(×1014/cm2)   试料1   试料2   试料3   试料4   试料5   试料6   试料7   试料8   试料9   试料10     As+     As+     As+     As+     As+     B+     B+     B+     B+     B+     1.0     1.0     2.0     3.0     4.0     0.2     0.2     0.3     0.5     0.7     20     10     10     5     3     20     10     10     7     5
并且，在结束第1退火处理后，假设作为后续加热工序实行参照图20 (a)说明的侧壁衬垫的形成工序，将试料装整体放入加热炉进行升温，保 持550℃、600℃或650℃的固定温度180分钟，对薄层电阻值的变化进行 了观察。其结果如图22所示。在图22中，对于每一试料将放入加热炉前 的薄层电阻值设为1，将经炉加热处理(后续加热工序)后的薄层电阻值 用相对于加热处理前的值的相对值来表示。
由这些结果可见，在要得到深度相同程度的浅的结的情况下，在进行 离子注入时，选择杂质离子的加速能量较高、剂量较少的离子注入条件， 可以不仅使利用第1退火处理进行活化之后的薄层电阻变小，而且还可以 使由后续加热工序产生的薄层电阻的上升率变小。而且，后续加热温度越 高后续加热工序的薄层电阻的升高效果就越大。此外，当对超过300℃到 350℃这样的辅助加热温度的范围进行研究时，发现具有退火处理时的硅衬 底1的辅助加热温度越高退火处理之后的杂质区域的薄层电阻就越高并且 由后续加热工序产生的薄层电阻的升高量也就越大的趋势。
在图23中表示来自以加速能量0.7keV、剂量1×1015/cm2注入B+后， 进而注入锗离子所得到的试料的同样的数据。
(结深度的研究)
进而，利用二次离子质量分析法(SIMS)对用试料1～10形成的延伸 区域7、8的杂质分布进行了测定。图24和图25是将该结果作为结深度的 数据绘制的图。横轴代表后续加热工序的温度，表示未进行后续加热工序 的第1退火处理之后的各试料的结深度的数据、以及在各温度下进行后续 加热工序后的结深度的数据。另外，根据各个SIMS对杂质分布的分布图 进行研究，并以杂质离子密度为5×1018/cm3的深度为基准来决定各试料的 结深度。
由图25和图26可知，为了获得深度相同程度的浅的pn结，当离子注 入条件为杂质离子的加速能量较高、而剂量较小时，可以使由后续加热工 序产生的杂质分布的扩展变小。此外，在相同的离子注入条件下，后续加 热温度越高由后续加热工序产生的杂质分布的扩展就越大。而且，在300 ℃到350℃左右或300℃到350℃左右以上的辅助加热温度的范围进行研究 后，发现具有退火处理时的硅衬底1的辅助加热温度越高、结束退火处理 后的杂质分布就越向硅衬底1的更深部分扩展而且由后续加热工序产生的 杂质分布的扩展量也越大的趋势。另外，图25和图26所示的数据虽然是 将As+作为杂质离子掺入时的数据，但在B+的情况下也可得到表示相同趋 势的结果。
(分析)
在向硅衬底1注入的杂质离子的活化过程中，在含有杂质离子的硅晶 格的固态生长过程中，杂质离子取代了硅原子的晶格位置。此情况下，如 果赋予的时间是极短的时间，那么固相生长后的深度方向的杂质分布就与 杂质离子注入时的分布没有什么不同，维持大致相同的分布。这是由于退 火温度下的杂质扩散速度与固相生长速度相比明显小而引起的。
例如，在通过使用现有的卤素灯的RTA进行活化过程的情况下，固相 生长后也会增强退火的持续的状态。因此，由基于生长结晶中的浓度分布 的扩散引起注入的杂质离子的再分布，从而难以形成低电阻且浅的杂质扩 散层。另一方面，在使用闪光灯光进行活化过程的情况下，能够在高温且 极短时间内进行退火处理。因此，抑制了杂质扩散，能够使超过热平衡固 溶界限的杂质离子增加。
但是，由于为了在硅衬底1中形成约数十毫微米左右的浅的杂质活化 区域，只是在使用闪光灯光等的极短时间的高温退火处理中是不充分的。 实际上，以往在结束退火处理后的硅衬底1中产生滑动、图形异常、破损 等损伤而生产合格率很低。换言之，即所谓的“处理窗口”非常狭窄，难 以形成避免损伤而且良好地活化的杂质注入区域。
极短时间的退火处理能够促进不使注入的杂质离子实质性地扩散而进 行活化，在这一点上确实是有利的活化处理的方法。但是，如下面的由电 子显微镜进行的观察结果所示，由于是极短时间的处理，所以杂质离子的 完全活化和离子注入缺陷的完全恢复就存在困难。在退火处理后，未完全 活化的杂质离子和恢复不充分的注入缺陷就会残留于杂质注入区域内。
在研究的范围内，当杂质离子的剂量增多时杂质区域的活化浓度反而 会降低。这一点与已经将薄层电阻值作为指标来表示的情况是一致的。发 明人认为，这种活化浓度的降低是因为，在向硅衬底1中以一定的密度或 一定密度以上的密度注入杂质离子的情况下，在离子注入区域内就会增加 未完全活化的残留的杂质离子或恢复不充分而残留的注入缺陷，而该增加 的非活性杂质离子或离子注入缺陷又会阻碍其它缺陷的恢复。并认为由于 残留的非活性杂质离子或离子注入缺陷在后续加热工序中导致杂质离子的 再扩散和再排列，因此就更加助长了杂质的钝化(薄层电阻升高)和扩散 (结深度加深)。
如果维持极短时间的处理时间不变，例如通过闪光灯光等的加热装置 的能量和由此时的辅助加热装置来提高辅助加热温度，使未活化的杂质离 子或注入缺陷减少在一定程度上是可能的。但是，另一方面，由于硅衬底 1必须承受的热应力量也增加因此就容易产生各种损伤，结果，就难以构 成合格率高的实用的半导体器件的制造方法。
在图26中，横轴不是代表离子注入的剂量而是离子注入后的硅衬底1 中的每单位体积的杂质离子的数量(杂质离子的注入浓度、个/cm3)，纵 轴代表高温短时间的退火处理后的薄层电阻值，图26是概括杂质的注入浓 度对活化浓度的影响的图。由该图可知，当杂质离子的数量超过约2×1021 个/cm3时薄层电阻值就急剧升高。因此，根据其附近的杂质离子的浓度等 级，能够推定出未活化的剩余的杂质离子或注入缺陷会急剧增加。
根据第4实施方式，将通过在注入浓度最大也不超过2×1021/cm3的条 件下进行的离子注入工序、及其后的极短时间的退火工序、还有由其后进 行的侧壁衬垫形成工序、使用钴和镍的电极硅化物的形成工序、以及层间 绝缘膜的形成工序所例示出的后续加热工序组合而构成了一系列的半导体 器件的制造工序。因此，可以抑制未活化的杂质离子和恢复不充分的离子 注入缺陷的残留，可避免阻碍其它缺陷的恢复。因此，通过投入最小限度 的能量并进行极短时间的退火处理，能够在抑制注入的杂质离子的扩散的 同时有效地使杂质离子活化。由于抑制了未活化的杂质离子或恢复不充分 的离子注入缺陷的残留，所以在退火处理之后，即使实行后续加热工序也 不会存在实质性的问题。
在第4实施方式中，在小于等于500℃的辅助加热温度下实行第1退 火处理和第2退火处理。虽然一方面可能认为将辅助加热温度设定得高， 在闪光灯光的相同照射能量下硅衬底1接收的热能量也大。但是，如果在 一定温度或一定温度以上的温度范围进行考虑的话，则当辅助加热温度低 时，不仅能够抑制杂质扩散的进行而且还能够抑制由离子注入形成的非晶 层的固态生长的进行，在维持非晶层的状态下，就可以选取闪光灯光。
非晶层与通常的硅衬底相比，熔点低且在闪光灯光的波长区域的光吸 收率较大。因此，就能够大大提高闪光灯光自身的加热效率。即，即使照 射能量相同，通过保持低的辅助加热温度，如果在维持非晶层的状态下照 射闪光灯光，就能够获得将辅助加热温度设定得高的效果或在此之上的有 效的退火效果。
在第4实施方式中，通过限制注入的杂质离子的每单位体积的数量进 行退火处理也可以避免未活化的杂质离子的残留和恢复不充分的注入缺陷 的残留。因此，为了该目的，实际上不需要增加退火处理中的脉冲光的照 射能量和将辅助加热温度设定得高。因此，在第4实施方式中，能够更加 自由地设定退火处理时的照射能量和辅助加热温度，可以在低的辅助加热 温度下有效地运用非晶状态的硅材料的高的光吸收率的效果。
而且，如果附加锗离子等质量数大且容易与硅原子置换的非导电型原 子的离子注入，可以进一步促进离子注入区域的非晶化，从而可以利用低 能量的退火处理有效地进行杂质离子的活化。但是，非导电型离子的过量 注入会导致相反的效果。例如，在典型的B+和Ge+组合的情况下，优选 Ge+的浓度约为5×1019个/cm3～5×1020个/cm3左右的范围。当浓度高于此 范围时，缺陷的恢复反而不充分，并且会成为后续加热工序中的钝化和再 扩散的原因。当浓度低于此范围时，则不能充分地进行非晶化，就不能获 得Ge+注入的实质性效果。
此外，由于将辅助加热温度设定得低也可以维持衬底强度，所以也可 以提高由极短时间退火而产生的热应力的耐性并确保稳定的处理。但是， 即使是低温化也有限度，若将辅助加热温度设定为低于200℃，那么对于 杂质的活化来说就需要过多的光能量，由于增大了灯、电容器耐压等的硬 件的负载，因而是不实用的。
图27是表示通过对于试料1～10之中的以优选的高能量、低剂量的离 子注入条件、即3keV、5×1014/cm2注入As+的试料4以及以0.7keV、5 ×1014/cm2注入B+的试料10在100℃到600℃的范围的不同辅助加热温度 下实施第1退火处理而形成小于等于20nm的浅的延伸区域7、8时的延 伸区域7、8的薄层电阻的测量结果的图。可以看出，如果是约200℃～500 ℃左右的范围的辅助加热温度，就能够获得小于等于1000Ω/sq的延伸区 域7、8。
上面以浅的延伸区域7、8的形成为中心进行了数据的研究及分析。但 是，这些研究、分析的适用对象并不限于浅的延伸区域7、8的形成的情况。 虽然最佳的离子注入条件等具体的条件也有所不同，但想法是相同的，即 使对于包括深的源·漏区域的形成的其它的活化的杂质区域的形成也都是 相同的。特别是对于低电阻且区域的形成精度要求越严格的杂质区域的形 成，第4实施方式的制造方法就越能发挥显著效果。
按照在优选的试料4和试料10中采用的延伸区域7、8的形成条件， 来完成第4实施方式的半导体器件的制造方法，如以下所示的实施例6。 此外，按照采用表1中揭示的离子注入条件之中的优选的条件的试料1和 试料6的延伸区域7、8的形成条件，实施作为第4实施方式所示的一系列 的半导体器件的制造工序，如以下具体所示的比较例1。
实施例6.
使砷(As)离子化，在加速能量3keV、剂量5×1014cm-2的注入条件 下将离子注入到p阱层2的表面。此外，使锗(Ge)离子化，在加速能量 5keV、剂量1×1014cm-2的注入条件下将离子注入到n阱层3的表面后， 使硼(B)离子化，在加速能量0.7keV、剂量5×1014cm-2的注入条件下将 离子注入到n阱层3的表面。
接下来，在硅衬底1的辅助加热温度350℃、照射能量50J/cm2、脉冲 的半值宽度3毫秒、脉冲峰值到达时间1毫秒的条件下，通过照射闪光灯 光，进行了注入的各自的杂质离子的活化。如上所述，分别在p阱层2、n 阱层3内形成了n型、p型的小于等于20nm的浅的延伸区域7、8。
接下来，使磷(P)离子化，在加速能量10keV、剂量3×1015cm-2的 注入条件下将离子注入到p阱层2的表面。此外，使锗(Ge)离子化，在 加速能量5keV、剂量1×1014cm-2的注入条件下将离子注入到n阱层3的 表面后，使硼离子化，在加速能量4keV、剂量3×1015cm-2的注入条件下 将离子注入到n阱层3内。
接下来，在硅衬底1的辅助加热温度350℃、照射能量50J/cm2、脉冲 的半值宽度3毫秒、脉冲峰值到达时间1毫秒的条件下照射闪光灯光，进 行了注入的杂质离子的活化。
如上所述，形成与栅电极6脱离并且与事先形成的浅的延伸区域7、8 相接触的深的源·漏区域11、12。
用硅衬底1的杂质离子注入表面的薄层电阻值对充分进行了注入的杂 质离子的活化进行了验证。其结果，如图21～图22所示的那样，由在硅 衬底1上形成的多个薄层电阻测量用的元件所获得的薄层电阻值足够低， 而其面内偏差σ抑制到不足1％。
比较例4.
使砷(As)离子化，在加速能量1keV、剂量2×1015cm-2的注入条件 下将离子注入到p阱层2的表面。此外，使锗(Ge)离子化，在加速能量 2keV、剂量2×1015cm-2的注入条件下将离子注入到n阱层3的表面后， 使硼(B)离子化，在加速能量0.2keV、剂量2×1015cm-2的注入条件下将 离子注入到n阱层3的表面。
接下来，在硅衬底1的辅助加热温度350℃、照射能量50J/cm2、脉冲 的半值宽度3毫秒、脉冲峰值到达时间1毫秒的条件下，通过照射闪光灯 光，进行了注入的各自的杂质离子的活化。如上所述，分别在p阱层2、n 阱层3内形成了n型、p型的小于等于20nm的浅的延伸区域7、8。
接下来，经过与实施例6相同的工序，形成与栅电极6脱离并且与事 先形成的浅的延伸区域7、8相接触的深的源·漏区域11、12。
比较例5.
在形成浅的延伸区域7、8和深的源·漏区域11、12时，除了将硅衬 底1的辅助加热温度设为650℃之外，经过与实施例6相同的工序来制造 半导体器件。
(缺陷的检验)
在实施例6和比较例4、5制造的半导体器件中，对缺陷的产生进行了 检验。检验是使用透过型电子显微镜(TEM)主要以第1退火处理后及第 2退火处理后的晶格缺陷、位错的有无为中心进行的。
结果发现，相对于在实施例6的样品中完全没有观察到晶格缺陷、位 错等，在比较例4和比较例5的样品中，杂质离子的注入区域的缺陷恢复 不充分，由于离子注入而产生的缺陷残留。特别是，在注入As+进行第1 退火处理后的p阱层2内的延伸区域内的EOR(结束区域)缺陷的密度， 在相对于在硅衬底1内的深度10～15nm的位置存在的与硅衬底1的表面 平行的面内，在比较例4的情况下为2×1012个/cm2，在比较例5的情况下 为5×1011个/cm2。
第4实施方式的半导体器件的制造方法，将加速能量设定得大且将离 子剂量设定得小来形成活化的杂质区域。因此，是对于半导体器件的制造 所需要的材料费和工序时间的削减是非常有效的方法。图28是表示以按剂 量1×1015cm-2对硼离子进行离子注入的情况为例的加速能量与离子注入 工序所需时间的关系的一例的图。由该图可见，如果按剂量1×1015cm-2 对硼离子进行离子注入，设加速能量大于等于0.3keV，则能够充分抑制所 需要的工序时间。在第4实施方式的方法中，在假设相等的pn结深度的 情况下，以更高加速能量且低的剂量进行离子注入，这种制造方法的特征 在生产率提高方面也是有效的。
图29是表示经过包括第1退火处理后的后续加热工序的一系列的晶体 管形成工序，可获得pn结深度小于等于20nm且薄层电阻值小于等于1k Ω/sq的结果的第1离子注入工序的处理窗口(用斜线表示的区域)的图。
图29(a)是注入As+的情况，图29(b)是注入B+的情况，第1退火处理 都是作为一例对于辅助加热到350℃的硅衬底1照射脉冲宽度3毫秒、脉 冲能量50 J/cm2的氙闪光灯光。此外，设后续加热工序为持续180分钟600 ℃的温度的工序。
由图29(a)、图29(b)所示的例子可知，根据第4实施方式的制造 方法，用于形成数十毫微米(nm)级的精细化的活化的杂质区域的处理窗 口比较宽。因此，可以预想第4实施方式的方法作为用于批量生产的实用 阶段的技术是毫无问题的。
如上所述，按照第4实施方式，通过控制向硅衬底1注入的杂质浓度 和退火时的辅助加热温度，就不会产生由对于硅衬底1的热应力所引起的 损伤而能够形成低电阻且浅的杂质扩散层。并且，能够使成为钝化及漏泄 电流的主要原因的注入缺陷充分地恢复。
(其它的实施方式)
以上说明了本发明的第1至第4实施方式。但是，本发明并不仅限于 这些实施方式，能够在其等同的范围内进行各种变形。
例如，也可以将以照射上升时间大于等于一定值的脉冲光而进行注入 的杂质离子的活化为特征之一的第1实施方式和以限制注入的杂质离子浓 度小于等于一定值而进行杂质离子的活化为特征之一的第4实施方式加以 组合。
此外，通过各实施例说明了使用氙闪光灯作为照射光的光源的退火装 置的情况。但是，本发明并不仅限于此，也可使用激光那样的高亮度发光 且可进行极短时间退火的脉冲光源。具体地，除Xe灯以外的光源，可以 使用准分子激光器或YAG激光器、金属卤化物灯、kr灯、水银灯、氢灯 等。优选照射时间小于等于100毫秒，更优选大于等于1毫秒而小于等于 10毫秒，进一步优选大于等于3毫秒而小于等于10毫秒以下。
此外，虽然任一实施方式都例示了作为半导体器件的MOS晶体管， 但本发明的半导体器件并不限定于此，也可以是没有将氧化硅膜作为栅绝 缘膜的其它的栅绝缘晶体管(MIS晶体管)等。另外，在没有脱离本发明 的宗旨的范围内可以进行各种变形。
专利文献1：特开2003-309079号公报
专利文献2：特开2002-118078号公报