【技术领域】

本发明涉及集成电路材料制备工艺，尤其涉及带有绝缘埋层的衬底的制备方法，可以在较大的范围内调整绝缘埋层以及绝缘埋层表面的晶体层的厚度，且晶体层表面具有良好的平整度。

【背景技术】

随着绝缘体上硅(Silicon On Insulator)材料的兴起，带有绝缘埋层的衬底越来越受到人们的重视。SOI材料通过在顶层硅和背衬底之间引入了一层埋氧化层(BOX)。由于将半导体薄膜置于绝缘体上，因此SOI材料具有了体硅所无法比拟的优点，包括可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；并且采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此SOI材料被誉为21世纪的微电子材料。由此人们受到启示，发现带有绝缘埋层的衬底，在绝缘埋层的表面形成晶体层，由于绝缘埋层的电学隔离效应，可以实现晶体层中的器件同衬底之间良好的介质隔离，具有体材料衬底所不具备的优势。目前常见的带有绝缘埋层的材料还有绝缘体上的锗硅(SiGeOI)、绝缘体上的氮化镓(GaNOI)、绝缘体上碳化硅(SiCOI)以及绝缘体上的应力硅(Strain-SOI)等。

但是，采用现有技术制备具有绝缘埋层的衬底也面临很多问题。以SOI材料为例，目前制备SOI材料的常用技术包括注氧隔离技术(Separation byImplanted Oxygen，SIMOX)以及键合减薄技术(Bond and Etch-back SOI，BESOI)等。

SIMOX技术是通过向单晶硅片中注入高剂量的氧离子，高温退火后形成隐埋绝缘SiO2层，从而形成SOI结构。此方法的优点在于埋层氧化物(BOX)和顶层硅之间的界面平整，缺点在于采用此方法制备的SOI材料，BOX层和顶层硅的厚度只能在有限的范围内进行调整。现有技术中，采用SIMOX技术制备的SOI材料，BOX层的厚度通常无法超过400nm，而顶层硅厚度无法超过300nm。

而BESOI技术是先将一片热氧化后的硅片和一片光片键合，再从背面减薄到所需要的厚度形成SOI。此方法的优点在于BOX层和顶层硅的厚度可以在很大的范围内调整，但是顶层硅表面是通过减薄形成的，因此界面平整度差。

对于其他带有绝缘埋层的衬底，例如绝缘体上的锗硅(SiGeOI)、绝缘体上的氮化镓(GaNOI)、绝缘体上碳化硅(SiCOI)以及绝缘体上的应力硅(Strained-SOI)等，虽然在制备工艺上略有差别，但也面临与上述情况相类似的问题。

【发明内容】

本发明所要解决的技术问题是，提供一种带有绝缘埋层的衬底的制备方法，可以在较大的范围内调整绝缘埋层以及绝缘埋层表面的晶体层的厚度，且晶体层表面具有良好的平整度。

为了解决上述问题，本发明提供一种带有绝缘埋层的衬底的制备方法，包括如下步骤：提供第一衬底，所述第一衬底表面具有第一晶体层；在第一晶体层表面生长第二晶体层；提供第二衬底，所述第二衬底表面具有绝缘层；以第二晶体层远离第一衬底的表面和绝缘层远离第二衬底的表面作为键合表面进行键合；除去第一衬底和第一晶体层。

作为可选的技术方案，所述第一与第二晶体层的组成材料中具有相同的化学元素。

作为可选的技术方案，所述第一衬底为单晶硅衬底，第一晶体层为锗硅层，第二晶体层为单晶硅层。

作为可选的技术方案，所述除去第一衬底和第一晶体层，进一步包括如下步骤：采用第一选择性腐蚀方法对第一衬底进行腐蚀，至第一晶体层，所述第一选择性腐蚀方法对第一衬底的腐蚀速度大于对第一晶体层腐蚀速度的十倍；采用第二选择性腐蚀方法对第一晶体层进行腐蚀，至第二晶体层，所述第二选择性腐蚀方法对第一晶体层的腐蚀速度大于对第二晶体层腐蚀速度的十倍。

作为可选的技术方案，所述锗硅中，以原子数目计算，锗的组分含量不少于20％，且分布均匀。

根作为可选的技术方案，还包括如下步骤：在生长第二晶体层之前，将起泡离子通过第一晶体层注入至第一衬底，在第一衬底中形成气泡层；在键合之后，对第一衬底施加侧向剪切力，使得第一衬底从气泡层的位置断开。所述起泡离子选自于氦离子、氢离子、氩离子中的一种或多种。所述将起泡离子注入第一衬底时所采用的注入能量于10KeV至200KeV的范围内选取，注入的总剂量范围为1×1016cm-2至1×1017cm-2。所述将起泡离子注入第一衬底时分别采用多个注入能量值，以增加气泡层的厚度。在所述起泡离子注入后进行退火，使注入的起泡离子结合形成气体逸出，以促进气泡层的形成。所述退火的温度范围为200℃至1000℃，时间范围为10分钟至180分钟。

作为可选的技术方案，还包括如下步骤：在起泡离子注入之前，在第一晶体层表面形成盖帽层，以保护第一晶体层远离第一衬底的表面免受离子注入的损伤；在起泡离子注入之后，将盖帽层除去。所述盖帽层的材料为二氧化硅。

作为可选的技术方案，还包括如下步骤：在键合步骤之后，从第一衬底远离第一晶体层的表面对第一衬底进行研磨，研磨工艺于露出第一衬底与第一晶体界面之前停止。

作为可选的技术方案，在键合之前对将要用于键合的表面进行等离子活化处理，以有利于键合工艺的进行。

作为可选的技术方案，在键合之前对将要用于键合的表面进行化学机械抛光处理，以有利于键合工艺的进行。

根作为可选的技术方案，在键合之后对键合形成的界面进行热处理，以加强键合强度。所述键合热处理的气氛中含有氧气、氮气以及氩气中的一种或多种，热处理的温度范围为200℃至800℃。

本发明的优点在于，采用表面生长的方法形成绝缘埋层以及表面的晶体层，因此可以在较大的范围内调整绝缘埋层以及绝缘埋层表面的晶体层的厚度，且晶体层的表面是借由用于生长该晶体层的表面转变而形成的，因此具有良好的平整度。

【附图说明】

附图1所示为本发明提供的带有绝缘埋层的衬底的制备方法的具体实施方式的实施步骤示意图；

附图2至附图11所示为本发明提供的带有绝缘埋层的衬底的制备方法的具体实施方式的工艺流程图。

【具体实施方式】

下面结合附图对本发明提供的带有绝缘埋层的衬底的制备方法的具体实施方式做详细说明。

附图1所示为本发明提供的带有绝缘埋层的衬底的制备方法的具体实施方式的实施步骤示意图。步骤S100，提供第一衬底，所述第一衬底表面具有第一晶体层；步骤S101，在第一晶体层表面形成盖帽层，以保护第一晶体层远离第一衬底的表面免受离子注入的损伤；步骤S102，将起泡离子通过第一晶体层注入至第一衬底，在第一衬底中形成气泡层；步骤S103，将盖帽层除去；步骤S104，在第一晶体层表面生长第二晶体层；步骤S105，提供第二衬底，所述第二衬底表面具有绝缘层；步骤S106，在键合之前对第二晶体层远离第一衬底的表面和绝缘层远离第二衬底的表面进行等离子活化处理，以有利于键合工艺的进行；步骤S107，以第二晶体层远离第一衬底的表面和绝缘层远离第二衬底的表面作为键合表面进行键合；步骤S108，对键合形成的界面进行热处理，以加强键合强度；步骤S109，对第一衬底施加侧向剪切力，使得第一衬底从气泡层的位置断开；步骤S110，除去第一衬底和第一晶体层。

附图2至附图11所示为本发明提供的带有绝缘埋层的衬底的制备方法的具体实施方式的工艺流程图。

附图2所示，参考步骤S100，提供第一衬底100，所述第一衬底表面具有第一晶体层110。

绝缘体上硅(SOI)衬底是目前最常见的带有绝缘埋层衬底，欲得到SOI衬底，必须要得到顶层的单晶硅薄层。在此情况下，第一衬底100优选为单晶硅衬底，第一晶体层110为锗硅层，单晶硅衬底是集成电路领域最常见的衬底，加工工艺成熟、成本较低，是一种优选的衬底，将锗硅作为第一晶体层110的优点在于锗硅的晶格参数同单晶硅的较为近似。单晶硅层上的锗硅层可以采用化学气相淀积的方法生长，采用此方法在单晶硅衬底上生长锗硅是本领域内的公知技术。

所述锗硅中，以原子数目计算，锗的组分含量不少于20％，且分布均匀，这将有利于后续进行选择性腐蚀时，可以容易的选择到合适的腐蚀方法。

所述第一衬底100和第一晶体层110之间也可以存在缓冲层，对于表面具有锗硅层的单晶硅衬底而言，所述缓冲层材料可以是组分渐变的锗硅层，缓冲层靠近单晶硅衬底一侧的锗组分含量较低，而靠近顶层锗硅层一侧的锗含量逐渐提高，直至与顶层锗硅层的锗组分含量相同。缓冲层的存在有利于释放第一衬底100和第一晶体层110之间由于晶格失配和热失配等原因而产生的应力。

若需制备其他衬底，还可以选择其他材料作为第一衬底100和第一晶体层110，例如，欲得到绝缘体上的氮化镓衬底，可以选用蓝宝石作为第一衬底100，选用铟镓氮(InGaN)作为第一晶体层。

附图3所示，参考步骤S101，在第一晶体层110表面形成盖帽层120，以保护第一晶体层远离第一衬底的表面111免受离子注入的损伤。

附图4所示，参考步骤S102，将起泡离子通过第一晶体层110注入至第一衬底100，在第一衬底中形成气泡层112。

附图5所示，参考步骤S103，将盖帽层120除去。

对于本具体实施方式而言，上述三个步骤属于可选步骤。实施上述步骤可以在键合之后进行剥离，有利于在键合之后更快的将第一衬底100除去，因此是较佳的技术方案。对于步骤S102而言，步骤S101与步骤103为可选步骤。其原因在于注入离子会对第一晶体层110远离第一衬底100的表面111产生损伤，虽然这种损伤不至于导致后续的键合等工艺无法顺利进行，但是生长盖帽层120可以保证所述表面免受离子注入的损伤，更加有利于提高后续键合工艺的效果。

所述盖帽层120的材料优选为二氧化硅。

所述起泡离子选自于氦离子、氢离子、氩离子中的一种或多种，上述离子结合形成气态所需的能量较低，是常见的在离子注入之后可以在被注入的衬底中引起气泡的物质。

将起泡离子注入第一衬底100时所采用的注入能量于10KeV至200KeV的范围内选取，注入的总剂量范围为1×1016cm-2至1×1017cm-2。注入可以采用单一的能量，采用的能量值在上述范围内选取，也可以分别选用多个注入能量，将起泡离子分别注入衬底。无论采用单一能量还是多个能量，注入的起泡离子总剂量范围应当控制在1×1016cm-2至1×1017cm-2，上述范围是注入离子的优选剂量范围。总剂量小于1×1016cm-2的情况下，形成的气泡层中气泡的浓度不足，增大了后续剥离工艺的难度，而1×1017cm-2剂量已经可以满足后续工艺的需要，再继续增大剂量，会增加不必要的工艺成本。

注入的起泡离子在第一衬底100中沿注入方向呈高斯分布，注入能量越大，高斯分布的峰的位置越远离第一衬底100和第一晶体层110的界面而深入第一衬底之中，在本领域中，这一峰值位置通常被称为离子的注入位置。将起泡离子注入第一衬底时分别采用多个注入能量值，将起泡离子注入衬底中的不同位置，起泡离子的注入位置对应的是气泡密集的区域，因此采用多个注入剂量可以增加气泡层的厚度，有利于后续的剥离工艺顺利进行。

在所述起泡离子注入后进行退火，退火可以促进注入的起泡离子结合，使注入的起泡离子结合形成气体逸出，以促进气泡层的形成。所述退火的温度范围为200℃至1000℃，时间范围为10min～180min。

除去盖帽层120的方法可以采用选择性腐蚀的方法。例如对于单晶硅或者其他半导体表面的二氧化硅层，可以采用HF溶液腐蚀的方法。

附图6所示，参考步骤S104，在第一晶体层110表面生长第二晶体层130。

所述第一晶体层110与第二晶体层130的组成材料中具有相同的化学元素，有利于提高第二晶体层130的晶体质量。例如第一晶体层为InGaN或者AlGaN，第二晶体层为GaN，或者第一晶体层为SiC，第二晶体层为Si，均有利于提高第二晶体层的晶体质量。

在第一衬底100优选为单晶硅衬底，第一晶体层110为锗硅层的情况下，第二晶体层130的材料优选为弛豫的单晶硅，可以用来制作最为常见的SOI衬底。生长的方法可以采用化学气相沉积法，或者其他常见的用于半导体薄膜生长的方法。

在本具体实施方式中，在键合并减薄第一衬底100之后，第二晶体层130将作为绝缘埋层表面的晶体层。第二晶体层130采用化学气相沉积或者其他常见的方法进行表面生长，因此其厚度可以在很大的范围内进行调整。以化学气相沉积法为例，目前的技术可以做到生长10nm的薄膜，也可以实现生长大于50μm的厚膜，其厚度可以在很大的范围内调整。如果采用其他工艺生长化合物半导体材料，例如分子束外延(MBE)生长GaN或者GaAs等材料，还可以做到生长更薄的薄膜，如果采用氢化物气相外延(HVPE)等生长速度较快的工艺，可以很容易的实现大于100μm的厚膜生长。上述生长工艺均是本领域内的公知技术，此处不再赘述。

附图7所示，参考步骤S105，提供第二衬底200，所述第二衬底200表面具有绝缘层210。

所述第二衬底200用于对绝缘层210以及后续置于绝缘层210上的第二晶体层130起到支撑作用，其材料可以为半导体、晶体、玻璃以及金属材料等所有工业上常见的刚性材料。

绝缘层210的材料可以是氧化硅、氮化硅、氮氧化硅等常见的用于集成电路领域的绝缘介质，也可以是其他绝缘的氧化物、氮化物材料等。

绝缘层210的生长方法同第二晶体层130相类似，也可以采用目前常见的各种生长绝缘层的方法，其厚度也可以在10nm至50μm甚至上百微米的范围内进行调整。

附图8所示，参考步骤S106，在键合之前对第二晶体层130远离第一衬底100的表面131和绝缘层210远离第二衬底200的表面211进行等离子活化处理，以有利于键合工艺的进行。

此步骤为可选步骤，等离子体活化可以采用氢离子或者其他离子对将要进行键合的表面进行处理，其原理是增加表面原子的自由化学键密度，达到增加其化学活性的目的，从而有利于键合面上的原子更加牢固的结合。

在本具体实施方式中，此步骤也可以替之以化学机械抛光工艺对上述表面131和211进行处理，其目的在于增加表面平整度，有利于键合工艺中，压力在键合面上更加均匀的分布，可以提高键合质量。也可以在此步骤中，首先对上述用于键合的表面131和211实施化学机械抛光工艺，然后采取等离子体活化。

附图9所示，参考步骤S107，以第二晶体层130远离第一衬底100的表面131和绝缘层210远离第二衬底200的表面211作为键合表面进行键合。

参考步骤S108，对键合形成的界面进行热处理，以加强键合强度。

此步骤为可选步骤，作为较佳的技术方案，所述键合热处理的气氛中含有氧气、氮气以及氩气中的一种或多种，热处理的温度范围为200℃至800℃，更加有利于增加键合的强度。

附图10所示，参考步骤S109，对第一衬底100施加侧向剪切力，使得第一衬底100从气泡层112的位置断开。

与步骤S102相对应，此步骤亦为可选步骤。在实施步骤S102的前提下，在键合工艺进行完毕之后，可以实施此步骤，使第一衬底100的一部分剥离除去，可以节省后续剥离衬底的时间，因此是一种较佳的实施方式。

第一衬底100被剥离后，在第一晶体层110的表面保留第一衬底残余部分101。

附图11所示，参考步骤S110，除去第一衬底的残余部分101和第一晶体层110。

在不选择实施步骤S109的情况下，此步骤需要将完整的第一衬底100和第一晶体层110。

所述除去第一衬底的残余部分101和第一晶体层110，进一步包括如下步骤：

采用第一选择性腐蚀方法对第一衬底残余部分101进行腐蚀，至第一晶体层110，所述第一选择性腐蚀方法对第一衬底残余部分101的腐蚀速度大于对第一晶体层110腐蚀速度的十倍；采用第二选择性腐蚀方法对第一晶体层110进行腐蚀，至第二晶体层130，所述第二选择性腐蚀方法对第一晶体层110的腐蚀速度大于对第二晶体层130腐蚀速度的十倍。上述方法尤其对于易于腐蚀的半导体材料，诸如单晶硅、锗硅等材料，是一种优选的实施方式。

上述方法是采用腐蚀的方法除去第一衬底残余部分101和第一晶体层110，采用选择性腐蚀的方法可以保证界面的平整度，尤其是选择性腐蚀方法在腐蚀两种目标物质之间的速度差大于十倍时，可以认为是一种优选的选择性腐蚀方法。特别是采取第二选择性腐蚀方法腐蚀至第二晶体层130，第二晶体层130作为绝缘层210表面的晶体层，通常在后续使用此衬底的过程中被用于制作器件，因此第二晶体层130的表面平整度是衡量衬底质量的重要指标之一。

此步骤也可以采用激光剥离、研磨等其他方法去除第一衬底残余部分101和第一晶体层130。例如对于第一衬底100是蓝宝石衬底的情况下，优选采用激光剥离的方法去除第一衬底，对于第一晶体层110是InGaN或者AlGaN等化合物半导体，可以采用等离子体刻蚀的方法将其除去。

上述步骤实施完毕后，得到带有绝缘埋层的衬底，第二衬底200作为支撑衬底，带有绝缘层210，绝缘层210表面具有第二晶体层130。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。