基于石墨烯类二维材料保护层的拓扑绝缘体阵列型光电探测
器及其制备方法和应用
技术领域
[0001] 本
发明属于光电探测技术领域，涉及一种基于大面积拓扑绝缘体
薄膜光电探测器的制备方法，尤其涉及一种
基于石墨烯类二维材料保护层的拓扑绝缘体阵列型光电探测器及其制备方法和应用。
背景技术
[0002] 随着光电探测技术的不断发展，传统光电探测器
正面临着响应
光谱不够宽、响应速度不够快、中远红外探测器必需在低温环境下才能工作、光电探测材料制备工艺复杂等诸多问题。为进一步促进光电探测技术的不断发展，国内外研究人员始终把寻找新型光电探测材料作为发展新一代光电探测器最主要的技术路线。以石墨烯（graphene）和过渡金属硫族化物（transition metal dichalcogenides，TMDCs）为代表的低维
纳米材料具有新奇的电学、光学性质，特别是在新型光电探测器的研究方面已经取得了非常大的成就。例如，基于石墨烯的光电探测器达到了40GHz的超高频响应速度、基于MoS2、WSe2及其不同组合制备的
异质结光电探测器也获得了高响应度、宽光谱的光电响应。但是，这些新兴探测器都普遍存在着单一性能达标、制备工艺复杂、难以可控量产的技术
瓶颈。因此，寻找新型光电探测材料势在必行。
[0003] 拓扑绝缘体是最近几年发现的一种全新的物质形态，现在已经引起了巨大的研究热潮。拓扑绝缘体具有新奇的性质。虽然与普通绝缘体一样具有
能隙，但它们的拓扑性质却有着本质的不同。在自旋-轨道耦合作用下，其表面或与普通绝缘体的界面上会出现无能隙、自旋劈裂且具有线性色散关系的表面/界面态。这些态受
时间反演对称性的保护，其
电子的自旋与动量
锁定，不会受到杂质和无序的影响，由无
质量的狄拉克（Dirac）方程所描述。拓扑绝缘体在2005年其概念被提出后便迅速引起人们的关注并发展成为凝聚态物理的一个热点领域。人们很快发现了大量的拓扑绝缘体材料，并预言了很多基于拓扑绝缘体的新奇效应，使其有望在
量子计算、自旋电子、超导以及
光电子方面取得实际应用。强三维拓扑绝缘体（Bi2Se3、Bi2Te3、Sb2Te3）具有约0.3eV的体能隙，远远大于室温下的热扰动，同时0.3eV的体能隙又兼具
中红外光电探测的能
力，使其在宽波段、高性能光电器件方面具有巨大的应用价值。
[0004] 实验发现，拓扑绝缘体薄膜容易受到丙
酮、异丙醇、显影液等化学
试剂的影响，表面晶格结构遭到破坏，拓扑绝缘体固有的优异性质遭到严重破坏。这一劣势严重影响了拓扑绝缘体与现有微纳加工工艺的兼容性，增加了拓扑绝缘体进入实际应用的难度。为了提高拓扑绝缘体与现有微纳加工工艺的兼容性，必须优化工艺方法，保护拓扑绝缘体免受化学试剂的破坏，进而提高器件的整体性能和集成度。
发明内容
[0005] 本发明要解决的技术问题是克服
现有技术的不足，提供一种可有效避免拓扑绝缘体直接
接触有机液体而遭受损坏、可与传统微纳工艺兼容、缩小单元探测器尺寸、提高集成度、获得宽光谱、超快光电响应的基于石墨烯类二维材料保护层的拓扑绝缘体阵列型光电探测器及其制备方法和应用。
[0006] 为解决上述技术问题，本发明采用以下技术方案：
[0007] 一种基于石墨烯类二维材料保护层的拓扑绝缘体阵列型光电探测器，所述光电探测器由下至上依次包括衬底、拓扑绝缘体薄膜、石墨烯类二维材料保护层和ITO阵列
电极，所述ITO阵列电极的阵列单元之间未设有拓扑绝缘体薄膜和石墨烯类二维材料保护层，所述拓扑绝缘体薄膜与所述衬底的掺杂类型相反。
[0008] 作为一个总的技术构思，本发明还提供一种基于石墨烯类二维材料保护层的拓扑绝缘体阵列型光电探测器的制备方法，包括以下步骤：
[0009] （1）采用分子束
外延方法在衬底上生长与衬底掺杂类型相反的拓扑绝缘体薄膜；
[0010] （2）采用湿法转移方法获得石墨烯类二维材料保护层/PMMA堆叠结构并将石墨烯类二维材料保护层/PMMA堆叠结构转移至步骤（1）所得拓扑绝缘体薄膜之上，再去除PMMA，得到衬底/拓扑绝缘体薄膜/石墨烯类二维材料保护层堆叠结构；
[0011] （3）通过
光刻、
磁控溅射在步骤（2）所得衬底/拓扑绝缘体薄膜/石墨烯类二维材料保护层堆叠结构上制备ITO阵列电极，得到带有ITO阵列电极的堆叠结构；
[0012] （4）通过光刻、反应离子
刻蚀将步骤（3）所得ITO阵列电极的阵列单元之间的拓扑绝缘体薄膜和石墨烯类二维材料保护层刻蚀掉，得到基于石墨烯类二维材料保护层的拓扑绝缘体阵列型光电探测器。
[0013] 上述的基于石墨烯类二维材料保护层的拓扑绝缘体阵列型光电探测器的制备方法中，优选的，所述步骤（2）的具体操作过程如下：
[0014] （2.1）将PMMA溶液通过
旋涂方式均匀涂在生长有石墨烯类二维材料的
铜箔上；
[0015] （2.2）对涂有PMMA的铜箔进行
烘烤；
[0016] （2.3）将烘烤后的铜箔置于FeCl3溶液中，以溶解铜箔，得到石墨烯类二维材料保护层/PMMA堆叠结构；
[0017] （2.4）将石墨烯类二维材料保护层/PMMA堆叠结构浸入去离子
水中清洗；
[0018] （2.5）将清洗后的石墨烯类二维材料保护层/PMMA堆叠结构进行烘烤，石墨烯类二维材料保护层朝上；
[0019] （2.6）将烘烤后的石墨烯类二维材料保护层/PMMA堆叠结构转移至步骤（1）所得的拓扑绝缘体薄膜上，石墨烯类二维材料保护层与拓扑绝缘体薄膜直接接触，得到衬底/拓扑绝缘体薄膜/石墨烯类二维材料保护层/PMMA堆叠结构；
[0020] （2.7）将衬底/拓扑绝缘体薄膜/石墨烯类二维材料保护层/PMMA堆叠结构依次采用丙酮、异丙醇清洗，吹干并烘烤，烘烤时石墨烯类二维材料保护层朝上，得到衬底/拓扑绝缘体薄膜/石墨烯类二维材料保护层堆叠结构。
[0021] 上述的基于石墨烯类二维材料保护层的拓扑绝缘体阵列型光电探测器的制备方法中，优选的，所述步骤（2.1）中，所述石墨烯类二维材料包括石墨烯、MoS2或WSe2二维材料（但不限于此），所述石墨烯类二维材料通过
化学气相沉积法生长于铜箔上，所述PMMA溶液的旋涂转速为500r/min～1000r/min，旋涂时间为40s～60s；所述步骤（2.2）中，所述烘烤的
温度为170℃～180℃，所述烘烤的时间为5min～15min；所述步骤（2.5）中，所述烘烤温度为150℃～180℃，所述烘烤的时间为2min～10min；所述步骤（2.7）中，所述烘烤的温度为120℃～150℃，所述烘烤的时间为2min～5min。
[0022] 上述的基于石墨烯类二维材料保护层的拓扑绝缘体阵列型光电探测器的制备方法中，优选的，所述步骤（3）的具体操作过程如下：
[0023] （3.1）在步骤（2）得到的衬底/拓扑绝缘体薄膜/石墨烯类二维材料保护层堆叠结构上旋涂正性
光刻胶并进行烘烤；
[0024] （3.2）将烘烤后的衬底/拓扑绝缘体薄膜/石墨烯类二维材料保护层堆叠结构进行曝光；
[0025] （3.3）将曝光后的衬底/拓扑绝缘体薄膜/石墨烯类二维材料保护层堆叠结构进行显影；
[0026] （3.4）将显影后的衬底/拓扑绝缘体薄膜/石墨烯类二维材料保护层堆叠结构采用磁控溅射沉积ITO透明电极；
[0027] （3.5）将沉积有ITO透明电极的衬底/拓扑绝缘体薄膜/石墨烯类二维材料保护层堆叠结构置于丙酮中，剥离光刻胶，得到ITO阵列电极；
[0028] 和/或，所述步骤（4）的具体操作过程如下：
[0029] （4.1）在步骤（3）得到的带有ITO阵列电极的堆叠结构表面旋涂负性光刻胶并烘烤；
[0030] （4.2）将烘烤后的带有ITO阵列电极的堆叠结构进行曝光；
[0031] （4.3）将曝光后的带有ITO阵列电极的堆叠结构进行显影；
[0032] （4.4）将显影后的带有ITO阵列电极的堆叠结构进行反应离子刻蚀，去除ITO阵列电极的阵列单元之间的拓扑绝缘体薄膜和石墨烯类二维材料保护层；
[0033] （4.5）采用丙酮去除光刻胶，得到基于石墨烯类二维材料保护层的拓扑绝缘体阵列型光电探测器。
[0034] 上述的基于石墨烯类二维材料保护层的拓扑绝缘体阵列型光电探测器的制备方法中，优选的，所述步骤（3.1）中，在所述旋涂过程中，转速分为两个阶段，阶段1的转速为300r/min～800r/min，阶段1的旋涂时间为5s～15s，阶段2的转速为3000r/min～5000r/min，阶段2的旋涂时间为40s～60s；所述步骤（3.4）中，所述磁控溅射沉积的条件为：采用氩气为运载气体，氩气流量为20sccm～25sccm，功率为4.6W/cm2～5.0W/cm2，基底温度为180℃～200℃，沉积时间为1.5min～2min；
[0035] 和/或，所述步骤（4.1）中，在所述旋涂过程中，转速分为两个阶段，阶段1的转速为300r/min～800r/min，阶段1的旋涂时间为5s～15s，阶段2的转速为3000r/min～5000r/min，阶段2的旋涂时间为40s～60s；所述步骤（4.4）中，所述反应离子刻蚀的条件为：SF6/-2
CHF3作为反应源气体，流量为30sccm～35sccm/30sccm～35sccm，压强为6×10 mbar～10×10-2 mbar，射频功率为20W～25W。
[0036] 上述的基于石墨烯类二维材料保护层的拓扑绝缘体阵列型光电探测器的制备方法中，优选的，所述步骤（1）中，所述衬底为
钛酸锶STO衬底或Si衬底，所述钛酸锶STO衬底为n掺杂STO衬底或p掺杂STO衬底，所述Si衬底为n掺杂Si衬底或p掺杂Si衬底，所述拓扑绝缘体薄膜选自Bi2Se3薄膜、Bi2Te3薄膜和Sb2Te3薄膜中的一种。
[0037] 上述的基于石墨烯类二维材料保护层的拓扑绝缘体阵列型光电探测器的制备方法中，优选的，所述步骤（1）中，所述衬底、与衬底掺杂类型相反的拓扑绝缘体薄膜的组合选自以下几种组合中的一种：n掺杂STO衬底上生长p型的拓扑绝缘体Sb2Te3薄膜，n掺杂Si衬底上生长p型的拓扑绝缘体Sb2Te3薄膜，p掺杂STO衬底上生长n型的拓扑绝缘体Bi2Se3薄膜，p掺杂STO衬底上生长n型的拓扑绝缘体Bi2Te3薄膜，p掺杂Si衬底上生长n型的拓扑绝缘体Bi2Se3薄膜，p掺杂STO衬底上生长n型的拓扑绝缘体Bi2Te3薄膜。
[0038] 上述的基于石墨烯类二维材料保护层的拓扑绝缘体阵列型光电探测器的制备方法中，优选的，所述步骤（1）中，所述n掺杂STO衬底为Nb掺杂的STO衬底，所述p掺杂STO衬底为Ni掺杂的STO衬底，所述n掺杂Si衬底为磷掺杂的Si衬底，所述p掺杂Si衬底为
硼掺杂的Si衬底。
[0039] 作为一个总的技术构思，本发明还提供一种上述的基于石墨烯类二维材料保护层的拓扑绝缘体阵列型光电探测器或者上述的制备方法制得的基于石墨烯类二维材料保护层的拓扑绝缘体阵列型光电探测器的应用。
[0040] 本发明的技术方案提供了一种采用石墨烯类二维材料作为拓扑绝缘体薄膜保护层并可采用微纳加工工艺制备该探测器的方法。本发明的目的之一是提供一种基于大面积拓扑绝缘体薄膜的光伏型阵列型光电探测器的制备方法，另一目的是提供一种保护拓扑绝缘体薄膜免受化学试剂破坏的微纳器件加工工艺方法。本发明采用石墨烯、或者如MoS2、WSe2等其它类似于石墨烯的二维材料薄膜作为拓扑绝缘体保护层属于本发明的保护范围，采用石墨烯、MoS2、WSe2等二维材料薄膜作为拓扑绝缘体薄膜保护层在光电器件和电学器件中的应用及含有上述保护层的器件，也属于本发明的保护范围。
[0041] 需要说明的是，采用分子束外延方法生长大面积拓扑绝缘体薄膜和采用化学气相沉积方法生长大面积石墨烯类二维材料属于常规技术，具体工艺不在本发明中赘述。
[0042] 上述本发明掺杂的钛酸锶STO衬底（Strontium titanate，STO）或Si衬底即为低阻钛酸锶衬底或低阻Si衬底。
[0043] 与现有技术相比，本发明的优点在于：
[0044] 本发明利用石墨烯、MoS2、WSe2等二维材料薄膜作为拓扑绝缘体薄膜保护层，使得在后续的微纳加工工艺中拓扑绝缘体薄膜不直接接触丙酮、异丙醇、光刻胶、显影液等化学试剂，避免了拓扑绝缘体薄膜受以上化学试剂的破坏，最大程度的发挥出拓扑绝缘体本身优异的性质。另外，在本发明的方法中，
单层石墨烯中载流子在狄拉克点处的线性色散关系而具有较高的
导电性，使得石墨烯分别与拓扑绝缘体薄膜和ITO电极都有较好的
欧姆接触，保持了基于拓扑绝缘体/衬底异质结光电探测器的固有性质。再者，单层石墨烯具有较高的透光率（97.7%），作为拓扑绝缘体保护层的单层石墨烯的引入并不会明显的降低光电探测器的
量子效率。本发明利用石墨烯类二维材料作为拓扑绝缘体薄膜的保护层，可获得宽光谱、超快的光电响应，具有广泛的应用前景。
附图说明
[0045] 图1为本发明
实施例1制备的基于石墨烯类二维材料保护层的拓扑绝缘体阵列型光电探测器的光学显微照片。
[0046] 图2为本发明实施例1制备的基于石墨烯类二维材料保护层的拓扑绝缘体阵列型光电探测器的I-V曲线图。
[0047] 图3为未采用单层石墨烯作为保护层时光电探测器的响应时间。
[0048] 图4为本发明实施例1中采用单层石墨烯作为保护层时光电探测器的响应时间。
具体实施方式
[0049] 以下结合
说明书附图和具体优选的实施例对本发明作进一步描述，但并不因此而限制本发明的保护范围。
[0050] 以下实施例中所采用的材料和仪器均为市售。
[0051] 实施例1：
[0052] 一种本发明的基于石墨烯类二维材料保护层的拓扑绝缘体阵列型光电探测器，该光电探测器由下至上依次包括衬底、拓扑绝缘体薄膜、单层石墨烯和ITO透明阵列电极，其中单层石墨烯也可为其它石墨烯类二维材料保护层。ITO透明阵列电极各阵列单元之间的间隙处未设有拓扑绝缘体薄膜和石墨烯类二维材料保护层（即该两层结构只设于阵列单元下），拓扑绝缘体薄膜与衬底的掺杂类型相反。
[0053] 一种上述本实施例的基于石墨烯类二维材料保护层的拓扑绝缘体阵列型光电探测器的制备方法，包括以下步骤：
[0054] （1）采用常规分子束外延方法在衬底上生长大面积（毫米以上）与衬底掺杂类型相反的拓扑绝缘体薄膜。衬底的材料根据实际需要可以采用Si、STO（钛酸锶，Strontium titanate）等其中的一种，拓扑绝缘体薄膜的材料根据实际需要可以采用Bi2Se3、Bi2Te3、Sb2Te3等其中的一种。具体来说，衬底材料的选择有以下几种：n掺杂STO、p掺杂STO、n掺杂Si和p掺杂Si；拓扑绝缘体薄膜材料的选择有以下几种：Bi2Se3、Bi2Te3、Sb2Te3，其中Bi2Se3和Bi2Te3薄膜均呈现n掺杂特性，Sb2Te3薄膜呈现p掺杂特性。可优选的，n掺杂STO衬底为Nb掺杂的STO衬底， p掺杂STO衬底为Ni掺杂的STO衬底，n掺杂Si衬底为磷掺杂的Si衬底，p掺杂Si衬底为硼掺杂的Si衬底，但不限于此。由于本发明中涉及的探测器均为基于拓扑绝缘体薄膜与衬底材料之间形成异质结的光伏型探测器，拓扑绝缘体薄膜与衬底材料的掺杂类型必须相反，其种类搭配具体有以下几种组合：n掺杂STO衬底上生长p型的拓扑绝缘体Sb2Te3薄膜；n掺杂Si衬底上生长p型的拓扑绝缘体Sb2Te3薄膜；p掺杂STO衬底上生长n型的拓扑绝缘体Bi2Se3薄膜；p掺杂STO衬底上生长n型的拓扑绝缘体Bi2Te3薄膜；p掺杂Si衬底上生长n型的拓扑绝缘体Bi2Se3薄膜；p掺杂STO衬底上生长n型的拓扑绝缘体Bi2Te3薄膜。
[0055] （2）采用湿法转移方法将大面积单层石墨烯转移至拓扑绝缘体薄膜之上，该转移方法的具体实施步骤如下：
[0056] （2.1）将PMMA溶液通过旋涂方式均匀涂在生长有石墨烯的铜箔上，在旋涂过程中，转速在500～1000r/min、旋涂时间为40～60s均可，本实施例具体为700r/min，得到涂有PMMA的铜箔。本实施例中，石墨烯为单层石墨烯，大面积石墨烯是通过化学气相沉积（Chemical Vapor Deposition, CVD）方法生长在铜箔上。PMMA即为聚甲基
丙烯酸甲酯，PMMA为分子量为950K的商用PMMA，型号为All-Resist-P 679.04，PMMA溶液优选为将PMMA粉末溶于苯甲醚或
甲苯中得到的溶液，PMMA溶液的质量分数为4%，购买公司为北京汇德信科技有限公司。
[0057] （2.2）对上述涂有PMMA的铜箔进行烘烤，温度为170℃～180℃，具体为175℃；烘烤时间为5～15min，具体为10min。
[0058] （2.3）将烘烤后的铜箔置于FeCl3溶液中，使FeCl3与铜发生置换反应，FeCl3溶液的浓度为450g/L～530g/L，溶解反应时间为1h～3h，具体时间为待铜箔溶解完全即可，得到石墨烯/PMMA堆叠结构。
[0059] （2.4）将石墨烯/PMMA堆叠结构放置在去离子水中表面清洗，目的是去除石墨烯上残留的Fe3+、Cu2+等离子，此过程必须小心操作，以免石墨烯/PMMA堆叠结构发生破裂。
[0060] （2.5）将清洗后的石墨烯/PMMA堆叠结构进行烘烤，目的是去除石墨烯一侧的去离子水，烘烤时石墨烯一侧朝上，即PMMA一侧直接接触加热板，烘烤温度为180℃，烘烤时间为2min。
[0061] （2.6）将烘烤后的石墨烯/PMMA堆叠结构转移至步骤（1）的拓扑绝缘体薄膜上，石墨烯一侧与拓扑绝缘体薄膜直接接触，转移过程避免PMMA薄膜破裂，得到衬底/拓扑绝缘体薄膜/石墨烯/PMMA堆叠结构。
[0062] （2.7）将步骤（2.6）所得衬底/拓扑绝缘体薄膜/石墨烯/PMMA堆叠结构依次浸入丙酮（时间30s）、异丙醇（时间10s），去除PMMA薄膜，所得结构用氮气吹干并烘烤，目的是通过加热使得单层石墨烯与拓扑绝缘体薄膜接触良好，烘烤时石墨烯一侧朝上，烘烤温度为120℃，烘烤时间为2min，得到衬底/拓扑绝缘体薄膜/石墨烯堆叠结构，即在拓扑绝缘体薄膜上得到单层石墨烯。
[0063] （3）通过光刻、磁控溅射在衬底/拓扑绝缘体薄膜/石墨烯堆叠结构上制备ITO阵列电极，具体实施步骤如下：
[0064] （3.1）在步骤（2）所得衬底/拓扑绝缘体薄膜/石墨烯堆叠结构的单层石墨烯上旋涂正性光刻胶，光刻胶型号为All-Resist 3540T，购买公司为北京汇德信科技有限公司，在旋涂过程中，转速分为两个阶段；阶段1的转速为300～800r/min，时间为5～15s；阶段2转速为3000～5000r/min，时间为40～60s；具体转速1为500r/min，时间为10s，转速2为4000r/min，时间为60s。旋涂后进行烘烤，烘烤温度为60℃，烘烤时间为60s。
[0065] （3.2）将烘烤后的衬底/拓扑绝缘体薄膜/石墨烯堆叠结构采用激光直写设备（Microwriter ML, Durham Magneto Optics Ltd）进行曝光，曝光计量为110mJ/cm2；
[0066] （3.3）将曝光后的衬底/拓扑绝缘体薄膜/石墨烯堆叠结构进行显影，显影液型号为All-Resist 300-35，购买公司为北京汇德信科技有限公司，显影时间为30s。
[0067] （3.4）将显影后的衬底/拓扑绝缘体薄膜/石墨烯堆叠结构采用磁控溅射沉积ITO透明电极，氩气为运载气体，流量为20sccm，功率为4.6W/cm2，基底（仪器样品台）温度为180℃，沉积时间为1.5min；ITO靶材购买自中诺新材（北京）科技有限公司。
[0068] （3.5）剥离（Lift-off）：将步骤（3.4）得到的产物置于丙酮中剥离光刻胶，获得ITO阵列电极。
[0069] （4）通过光刻、反应离子刻蚀将ITO阵列电极单元之间的拓扑绝缘体薄膜和石墨烯刻蚀掉，目的是精确限定每个探测器的感光面积，并提高器件的响应速度。该过程的具体实施步骤如下：
[0070] （4.1）在步骤（3）得到的带有ITO阵列电极的堆叠结构上表面（电极侧）旋涂负性光刻胶，光刻胶型号为All-Resist 4340，购买公司为北京汇德信科技有限公司；在旋涂过程中，转速分为两个阶段；阶段1转速为300～800r/min，时间为5～15s；阶段2转速为3000～5000r/min，时间为40～60s；具体转速1为500r/min，时间为10s，转速2为4000r/min，时间为
60s。旋涂后进行烘烤，烘烤温度为60℃，烘烤时间为60s。
[0071] （4.2）将烘烤后的带有ITO阵列电极的堆叠结构采用激光直写设备（Microwriter ML, Durham Magneto Optics Ltd）进行曝光，曝光计量为120mJ/cm2；
[0072] （4.3）将曝光后的带有ITO阵列电极的堆叠结构进行显影，显影液型号为All-Resist 300-35，购买公司为北京汇德信科技有限公司，显影时间为30s；
[0073] （4.4）将显影后的带有ITO阵列电极的堆叠结构进行反应离子刻蚀，SF6/CHF3作为反应源气体，流量为30sccm/30sccm，压强为9.3×10-2 mbar，射频功率为20W，刻蚀时间根据拓扑绝缘体薄膜的厚度而定。以本发明中拓扑绝缘体薄膜为20QL（quintuple layer）为例，刻蚀时间不少于8min。
[0074] （4.5）丙酮中去除光刻胶，先后经丙酮、异丙醇清洗，丙酮、异丙醇清洗时间分别是30s、10s，得到基于石墨烯类二维材料保护层的拓扑绝缘体阵列型光电探测器，即由单层石墨烯保护的基于大面积拓扑绝缘体薄膜的光伏型阵列型光电探测器。如图1所示，为该光电探测器的光学显微照片，各阵列单元之间的间隙处未设拓扑绝缘体薄膜和石墨烯类二维材料保护层。该光电探测器可广泛地应用于光电领域和其它相关领域。
[0075] 如图2所示，为本实施制备的光电探测器的I-V曲线，测试时，STO接地，ITO接扫描
电压。由图可以看出，无光照时，器件具有很好的整流特性；当施加光照时，器件呈现出明显的光伏效应。
[0076] 如图3所示，为没有石墨烯作为保护层、阵列ITO电极之间拓扑绝缘体薄膜没有被刻蚀的探测器的响应时间。
[0077] 如图4所示，为增加大面积单层石墨烯作为拓扑绝缘体薄膜保护层，并且通过反应离子刻蚀方法将阵列ITO电极之间的拓扑绝缘体薄膜刻蚀掉的探测器的响应时间，可以看出，探测器的响应速度均有提高，特别是下降时间明显缩短。
[0078] 综上，本发明的方法可以利用插层石墨烯（石墨烯类二维材料）保护拓扑绝缘体薄膜，避免其直接接触有机液体而遭受损坏，该方法可以与传统微纳工艺兼容，缩小单元探测器尺寸，提高集成度，再者，垂直方向的透明电极可以使探测器的响应速度得到极大提高。
[0079] 以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭示如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明的精神实质和技术方案的情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或
修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同替换、等效变化及修饰，均仍属于本发明技术方案保护的范围内。
