使用栅极绝缘破裂的一次性可编程存储器
阅读：828发布：2020-05-16
专利汇可以提供使用栅极绝缘破裂的一次性可编程存储器专利检索，专利查询，专利分析的服务。并且本文公开了使用栅极绝缘破裂的一次性可编程 存储器 。 实施例 涉及具有晶体管的反熔丝器件。晶体管可以是FinFET。反熔丝器件包括第一 电极 、绝缘层和第二电极。晶体管的栅极可以形成在与第一电极相同的层中。晶体管的栅极上的栅极绝缘层可以形成在与绝缘层相同的层中。第二电极可以形成在与局部互连或过孔相同的层中，并且在绝缘层之上垂直地重叠第一电极。，下面是使用栅极绝缘破裂的一次性可编程存储器专利的具体信息内容。
1.一种用于使用场效应晶体管(FET)工艺制造的集成器件的反熔丝器件，包括：
第一电极，在与使用所述FET工艺制成的晶体管的栅极相同的层中制成；
栅极绝缘层，覆盖所述第一电极的第一部分和使用所述FET工艺制成的所述晶体管的所述栅极；以及
第二电极，与所述第一电极的所述第一部分至少部分地重叠，所述栅极绝缘层的在所述第二电极与所述第一电极之间的一部分响应于跨所述栅极绝缘层施加超过阈值的电压而被短路以在所述第一电极与所述第二电极之间创建电流路径。
2.根据权利要求1所述的反熔丝器件，其中所述第二电极是局部互连或过孔，所述局部互连或所述过孔形成在与将第一金属层电连接到扩散层的层相同的层中。
3.根据权利要求1所述的反熔丝器件，其中所述第一电极在第一方向上延伸，并且所述第二电极是在与所述第一方向形成角度的第二方向上延伸的局部互连。
4.根据权利要求3所述的反熔丝器件，其中所述角度为90度。
5.根据权利要求1所述的反熔丝器件，进一步包括：
包括所述栅极的所述晶体管，所述栅极形成在与所述第一电极相同的层中；以及在所述晶体管的所述栅极上的所述栅极绝缘层，所述栅极绝缘层覆盖所述栅极的至少一部分。
6.根据权利要求5所述的反熔丝器件，其中所述晶体管是FinFET。
7.根据权利要求5所述的反熔丝器件，其中所述第一电极电连接到所述晶体管的源极或漏极。
8.根据权利要求7所述的反熔丝器件，其中所述第一电极和所述第二电极响应于向所述第二电极施加所述电压并且将所述第一电极接地而被短路。
9.根据权利要求1所述的反熔丝器件，其中所述第二电极为正方形或点形。
10.根据权利要求1所述的反熔丝器件，其中所述第二电极包括被配置为与所述第一电极垂直重叠的第一部分和第二部分。
11.根据权利要求10所述的反熔丝器件，其中所述第一部分从所述第二部分偏移，以即使在形成所述第二电极时发生未对准，也与所述第一电极至少部分地重叠。
12.一种存储电路的设计的非暂态计算机可读存储介质，所述电路包括用于使用场效应晶体管(FET)工艺制造的集成器件的反熔丝器件，所述反熔丝器件包括：
第一电极，在与使用所述FET工艺制成的晶体管的栅极相同的层中制成；
栅极绝缘层，覆盖所述第一电极的第一部分和使用所述FET工艺制成的所述晶体管的所述栅极；以及
第二电极，与所述第一电极的所述第一部分至少部分地重叠，所述栅极绝缘层的在所述第二电极与所述第一电极之间的一部分响应于跨所述栅极绝缘层施加超过阈值的电压而被短路以在所述第一电极与所述第二电极之间创建电流路径。
13.根据权利要求12所述的非暂态计算机可读存储介质，其中所述第二电极是局部互连或过孔，所述局部互连或所述过孔形成在与将第一金属层电连接到扩散层的层相同的层中。
14.根据权利要求12所述的非暂态计算机可读存储介质，其中所述第一电极在第一方向上延伸，并且所述第二电极是在与所述第一方向形成角度的第二方向上延伸的局部互连。
15.根据权利要求14所述的非暂态计算机可读存储介质，其中所述角度为90度。
16.根据权利要求14所述的非暂态计算机可读存储介质，所述反熔丝器件进一步包括：
包括所述栅极的所述晶体管，所述栅极形成在与所述第一电极相同的层中；以及在所述晶体管的所述栅极上的所述栅极绝缘层，所述栅极绝缘层覆盖所述栅极的至少一部分。
17.根据权利要求16所述的非暂态计算机可读存储介质，其中所述第一电极电连接到所述晶体管的源极或漏极。
18.根据权利要求17所述的非暂态计算机可读存储介质，其中所述第一电极和所述第二电极响应于向所述第二电极施加所述电压并且将所述第一电极接地而被短路。
使用栅极绝缘破裂的一次性可编程存储器
技术领域
[0001] 本公开总体上涉及非易失性存储器单元领域，特别地涉及一次性可编程(OTP)存储器单元。
背景技术
[0002] OTP存储器单元可以使用基于反熔丝的存储器来实现，在基于反熔丝的存储器中，两个电极(例如，两个导电层)之间的绝缘层被破裂以在第一电极与第二电极之间产生导电路径。反熔丝的默认状态是开路或非导通(例如，“0”)，并且通过使绝缘层破裂并且形成细丝以使反熔丝短路(例如，“1”)来将数据写入存储器单元。
[0003] 基于反熔丝的存储器可以使用晶体管结构来实现。晶体管结构可以包括源极和漏极、在源极与漏极之间的沟道、形成在源极与漏极之间的沟道上的栅极电介质、以及形成在栅极电介质上的栅极。反熔丝可以使用栅极电介质作为在作为源极和/或漏极和/或沟道的第一电极与作为栅极的第二电极之间的绝缘层来形成。反熔丝的绝缘层可以通过跨栅极电介质施加高电压而被破裂。例如，可以向作为栅极的第二电极施加高电压，并且可以将作为源极和/或漏极和/或沟道的第一电极接地。跨栅极电介质的高电压可以使栅极电介质破裂或击穿，并且在第二电极与源极或漏极或沟道、与第一电极之间形成导电路径。导电路径可以是形成在栅极电介质中的细丝。
[0004] 使用栅极电介质作为反熔丝的绝缘层的一个缺点是可能发生绝缘层的软击穿而不是绝缘层的破裂。晶体管结构中使用的栅极氧化物通常是薄氧化硅(SiO2)层或高k介电层，以通过增加栅极与晶体管的沟道的电容耦合来改善晶体管性能。当跨薄氧化硅层或高k介电层施加高电压时，薄氧化硅层或高k介电层可能经历软击穿。在绝缘层的软击穿期间，捕获的电荷可以形成在绝缘层中，其可以形成穿过绝缘层的导电路径。然而，绝缘层不会破裂，并且细丝可能不会形成在绝缘层中。当读取OTP存储器单元的反熔丝时，电子可以经由使用软击穿期间形成的捕获电荷的陷阱辅助隧穿而在第一电极(例如，源极和/或漏极)与第二电极(例如，栅极)之间行进。因此，在第一电极与第二电极之间行进的电子可以产生看起来像绝缘层破裂的电流。然而，绝缘层可以随时间愈合。例如，捕获的电荷可以迁移或者绝缘层可以退火，使得电子不再经由陷阱辅助隧穿而在第一电极与第二电极之间行进，这可能导致反熔丝切换状态。因此，反熔丝可能经历软击穿并且可能首先看起来短路(例如，“1”)，并且在稍后的时间，绝缘层的软击穿可能愈合并且反熔丝可能看起来开路(例如，“0”)。附图说明
[0006] 图2是示出根据一个实施例的用于执行IC的定制设计的计算设备的示例的高级框图。
[0007] 图3A是根据一个实施例的一次性可编程(OTP)存储器单元的俯视图，其中反熔丝器件的电极在鳍式场效应晶体管(FinFET)工艺中形成在与局部互连相同的层中。
[0008] 图3B是根据一个实施例的沿着图3A的线A-A'截取的包括反熔丝器件和晶体管的单个OTP存储器单元的截面图。
[0009] 图3C是根据一个实施例的沿着图3A的线B-B'截取的OTP存储器单元的反熔丝器件的截面图。
[0010] 图4A是根据一个实施例的OTP存储器单元的俯视图，其中反熔丝器件的电极在FinFET工艺中在替代布局中形成在与局部互连相同的层中。
[0011] 图4B是根据一个实施例的沿着图4A的线C-C'截取的包括反熔丝器件和晶体管的单个OTP存储器单元的截面图。
[0012] 图4C是根据一个实施例的沿着图4A的线D-D'截取的OTP存储器单元的反熔丝器件的截面图。
[0013] 图5是根据一个实施例的形成多个反熔丝器件的交叉点阵列的俯视图。
[0014] 图6是根据一个实施例的OTP存储器单元的俯视图，其中栅极和第一电极在彼此平行的方向上延伸并且使用FinFET工艺形成。
具体实施方式
[0015] 附图和以下描述仅通过说明的方式涉及优选实施例。应当注意，从以下讨论中，将容易认识到本文中公开的结构和方法的替代实施例，作为可以在不脱离所要求保护的内容的原理的情况下采用的可行的替代方案。
[0016] 现在将详细参考若干实施例，其示例在附图中示出。附图仅出于说明的目的描绘了所公开的系统(或方法)的实施例。应当从以下描述中认识到，可以在不脱离本文中描述的原理的情况下采用本文中示出的结构和方法的替代实施例。
[0017] 附图使用相同的附图标记来标识相同的元件。附图标记之后的字母(诸如“102A”)指示文本具体地涉及具有该特定附图标记的元件。文本中没有后续字母的附图标记(诸如“120”)是指附图中带有该附图标记的任何或所有元件。
[0018] 实施例涉及包括反熔丝器件和晶体管的一次性可编程(OTP)存储器单元。反熔丝器件包括由栅极层制成的第一电极、由栅极绝缘层制成的绝缘层、以及由局部互连层制成的第二电极。第二电极在绝缘层之上与第一电极垂直重叠。当跨绝缘层施加高于阈值的电压时，绝缘层的一部分在第一电极与第二电极之间破裂以形成电流路径。由于反熔丝器件的绝缘层由覆盖栅极的栅极绝缘层制成，与由其上形成有栅极的栅极电介质层制成的绝缘层相比，该栅极绝缘层更厚并且不太可能经历软击穿。
[0019] EDA设计流程概述
[0020] 图1是示出根据一个实施例的用于设计和制造集成电路的各种操作的流程图。设计过程100从生成产品构思110开始，产品构思110在使用电子设计自动化(EDA)软件112的设计过程中实现。当设计完成时，它可以被下线(tape-out)134。在下线之后，制造136半导体管芯以形成集成电路设计中的各种对象(例如，栅极、金属层、过孔)。执行封装和组装过程138，这产生成品芯片140。
[0021] EDA软件112可以在诸如图2的计算设备200等一个或多个计算设备中实现。例如，EDA软件112作为指令被存储在计算机可读介质中，这些指令由处理器执行以用于执行设计流程的操作114至132，其将在下面描述。该设计流程描述用于说明目的。特别地，该描述并不表示限制本公开。例如，实际的集成电路设计可能需要设计者以与本文中描述的顺序不同的顺序来执行设计操作。
[0022] 在系统设计114期间，设计者描述要实现的功能。他们还可以执行假设分析规划以细化功能并且检查成本。注意，硬件软件架构分区可以在这个阶段进行。可以在这个阶段使用的来自加利福尼亚州山景城的Synopsys公司的示例EDA软件产品包括：ModelSystem 和 产品。
[0023] 在逻辑设计和功能验证116期间，编写用于电路中的模块的VHDL或Verilog代码，并且针对功能准确性而检查设计。更具体地，检查设计以确保它产生正确的输出。可以在这个阶段使用的来自加利福尼亚州山景城的Synopsys公司的示例EDA软件产品包括：1 0 和
产品。
产品。
[0024] 在综合和测试设计118期间，将VHDL/Verilog转换为网表。该网表可以针对目标技术进行优化。此外，可以设计和实现测试以检查成品芯片。可以在这个阶段使用的来自加利福尼亚州山景城的Synopsys公司的示例EDA软件产品包括：Design PhysicalTest Power FPGA
和 产品。
和 产品。
[0025] 在网表验证120期间，检查网表是否符合时序约束以及是否与VHDL/Verilog源代码相对应。可以在这个阶段使用的来自加利福尼亚州山景城的Synopsys公司的示例EDA软件产品包括： 和 产品。
[0026] 在设计规划122期间，构建并且分析芯片的总体平面图以用于定时和顶级布线。可以在这个阶段使用的来自加利福尼亚州山景城的Synopsys公司的示例EDA软件产品包括：和IC 产品。
[0027] 在物理实现124期间，发生放置(电路元件的定位)和布线(其连接)。可以在这个阶段使用的来自加利福尼亚州山景城的Synopsys公司的示例EDA软件产品包括：Custom和IC 产品。本文中描述的实施例主要涉及物理实现124。
[0028] 在电路分析126期间，在晶体管级验证电路功能，这允许细化。可以在这个阶段使用的来自加利福尼亚州山景城的Synopsys公司的示例EDA软件产品包括：和Star 产品。
[0029] 在物理验证128期间，检查设计以确保以下各方面的正确性：制造、电气问题、光刻问题和电路系统。可以在这个阶段使用的来自加利福尼亚州山景城的Synopsys公司的示例EDA软件产品包括 产品。
[0030] 在分辨率增强130期间，执行布局的几何操纵以改善设计的可制造性。可以在这个阶段使用的来自加利福尼亚州山景城的Synopsys公司的示例EDA软件产品包括：AF和 产品。
[0031] 在掩模数据准备132期间，提供用于产生掩模以产生成品芯片的“下线”数据。可以在这个阶段使用的来自加利福尼亚州山景城的Synopsys公司的示例EDA软件产品包括系列产品。可以在逻辑设计和功能验证116阶段执行形式验证。通常在综合和测试设计118或网表验证120阶段期间处理低功率设计规范。
[0032] 可以在一个或多个上述阶段期间使用本公开的实施例。具体地，实施例可以用于设计规划122和物理实现124的过程。
[0033] 计算设备概述
[0034] 图2是示出能够从机器可读介质读取指令并且在处理器(或控制器)中执行它们的示例机器的部件的框图。具体地，图2示出了计算机系统200的示例形式的机器的图形表示，其中可以执行用于引起机器执行本文中讨论的任何一种或多种方法的指令224(例如，软件)。在替代实施例中，机器作为独立设备操作，或者可以连接(例如，联网)到其他机器。在联网部署中，机器可以在服务器客户端网络环境中以服务器机器或客户端机器的能力内进行操作，或者作为对等(或分布式)网络环境中的对等机器进行操作。
[0035] 该机器可以是服务器计算机、客户端计算机、个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、智能手机、网络设备、网络路由器、交换机或网桥、或者能够执行指令224(顺序地或以其他方式)的任何机器，指令224指定要由该机器采取的动作。此外，虽然仅示出了单个机器，但术语“机器”还应当被视为包括单独或联合地执行指令224以执行本文中讨论的任何一种或多种方法的任何机器集合。
[0036] 示例计算机系统200包括处理器202(例如，中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)、一个或多个专用集成电路(ASIC)、一个或多个射频集成电路(RFIC)或这些的任何组合)、主存储器204和静态存储器206，其被配置为经由总线208彼此通信。计算机系统200可以进一步包括图形显示单元210(例如，等离子体显示面板(PDP)、液晶显示器(LCD)、投影仪或阴极射线管(CRT))。计算机系统200还可以包括字母数字输入设备212(例如，键盘)、光标控制设备214(例如，鼠标、轨迹球、操纵杆、运动传感器或其他指向仪器)、存储单元216、信号生成设备218(例如，扬声器)和网络接口设备220，其也被配置为经由总线208进行通信。
[0037] 存储单元216包括机器可读介质222，机器可读介质222上存储有实施本文中描述的方法或功能中的任何一个或多个的指令224(例如，软件)。在由计算机系统200的指令224的执行期间，指令224(例如，软件)也可以完全或至少部分地驻留在主存储器204内或处理器202内(例如，在处理器的高速缓冲存储器内)，主存储器204和处理器202也构成机器可读介质。指令224(例如，软件)可以经由网络接口设备220通过网络226传输或接收。
[0038] 虽然机器可读介质222在示例实施例中被示出为单个介质，但是术语“机器可读介质”应当被视为包括能够存储指令(例如，指令224)的单个介质或多个介质(例如，集中式或分布式数据库、或者相关联的高速缓存和服务器)。术语“机器可读介质”还应当被视为包括能够存储用于由机器执行的指令(例如，指令224)并且可以是固态存储器、光学介质和磁性介质的形式的数据储存库的任何介质。
[0039] 示例FET工艺
[0040] 场效应晶体管(FET)工艺技术包括用于制造晶体管(FET)的步骤以及用于制造FET与电路元件(例如，相同或其他FET的源极、漏极和栅极、电容器、电阻器等)的电连接的步骤。FET工艺技术可以用于制造鳍式场效应晶体管(FinFET)并且包括用于制造鳍部的工艺步骤。用于制造FinFET的FET工艺技术可以称为FinFET工艺技术。下面描述的过程仅仅是说明性的，并且下面提供的各种工艺步骤是示例。
[0041] 用于制造FinFET的工艺步骤可以包括形成鳍部，隔离鳍部，形成栅极堆叠(例如，栅极电介质和栅极)，以及形成源极和漏极。为了形成鳍部，可以利用硬掩模涂覆半导体衬底(例如，硅)，随后经由光刻和蚀刻对硬掩模进行图案化。图案化的硬掩模可以用作掩模以用于选择性地蚀刻半导体衬底以形成鳍部。半导体衬底可以使用各向异性蚀刻来被蚀刻(例如，优选地在垂直于衬底表面的方向上蚀刻半导体)。在一个方面，形成鳍部阵列，并且选择性地去除一些鳍部或部分鳍部。
[0042] 为了隔离鳍部，可以沉积绝缘层以完全覆盖鳍部。可以使用化学机械抛光(CMP)将绝缘层平坦化直到覆盖有硬掩模的鳍部的层。然后可以蚀刻绝缘层，使得鳍部的高度被露出(例如，半导体沟道)，并且剩余的绝缘层可以形成鳍部与相邻鳍部的横向隔离。绝缘层可以是氧化物层，并且形成横向隔离的剩余绝缘层可以称为浅沟槽隔离(STI)氧化物。然后，可以去除覆盖鳍部顶部的硬掩模。
[0043] 为了形成栅极堆叠，可以使用先栅极或后栅极工艺。栅极堆叠包括栅极电介质和栅极。第一类型的栅极堆叠可以包括作为栅极电介质的薄氧化硅和作为栅极的多晶硅(poly)。第二类型的栅极堆叠可以包括作为栅极电介质的高k电介质和作为栅极的金属。包括氧化硅和多晶硅的第一类型的栅极堆叠通常采用先栅极工艺制造，在先栅极工艺中，在形成源极和漏极之前形成栅极。包括高k电介质和金属的第二类型的栅极堆叠可能与用于形成源极和漏极的工艺步骤不兼容。因此，包括高k电介质和金属的第二类型的栅极堆叠可以使用后栅极工艺，在后栅极工艺中，在形成源极和漏极之后形成栅极。
[0044] 在先栅极工艺中，在形成源极和漏极之前形成栅极堆叠。例如，可以在鳍部之上形成或图案化包括薄氧化硅和多晶硅的第一类型的栅极堆叠。第一类型的栅极堆叠可以在用于掺杂鳍部的未被栅极堆叠掩蔽的区域的离子注入或扩散步骤期间用作掩模，随后是高温退火以形成源极和漏极。在先栅极工艺中，可以在形成栅极之后添加侧壁电介质以进一步隔离相邻栅极。
[0045] 在后栅极工艺中，在形成源极和漏极之后形成最终栅极堆叠。首先，可以在鳍部之上形成或图案化牺牲栅极堆叠。例如，牺牲栅极堆叠可以包括SiO2电介质和多晶硅栅极。牺牲栅极堆叠可以在用于掺杂鳍部的未被牺牲栅极堆叠掩蔽的区域的离子注入或扩散步骤期间用作掩模，随后是高温退火以形成源极和漏极。一旦形成源极和漏极，可以在牺牲栅极之上形成绝缘层并且使用CMP对其进行平坦化。然后牺牲栅极堆叠可以被去除，并且剩余的绝缘层可以称为栅极间隔物。可以在先前由牺牲栅极堆叠占据的区域中形成栅极堆叠(例如，替换栅极堆叠)。例如，可以在鳍部上方在先前由牺牲栅极堆叠占据的区域中形成包括高k电介质和金属的第二类型的栅极堆叠。栅极堆叠可以通过在鳍部之上沉积高k电介质层并且在鳍部和栅极间隔物之上沉积栅极金属层来形成。可以使用CMP将栅极金属层平坦化直到栅极间隔物层的高度。覆盖栅极电介质和鳍部的剩余栅极金属层可以称为栅极。
[0046] 在FinFET已形成时，用于制造FinFET到其他电路元件的电连接的工艺步骤可以包括使FinFET电绝缘，形成局部互连，使局部互连电绝缘，以及图案化第一金属层。
[0047] 为了使FinFET电绝缘，可以在FinFET之上形成绝缘层。绝缘层可以包括栅极绝缘层(例如，蚀刻停止层，诸如SiN、SiON、Si3N4、SiNC、SiONC、Si3N4)和第一绝缘层(诸如SiO2、SiO、四乙氧基硅烷(TEOS)、SiOF)。可以使用CMP来平坦化第一绝缘层。
[0048] 局部互连通常用于FinFET工艺中。局部互连是电阻高于在FinFET工艺中形成的其他金属层(例如，第一金属层)的导电层。由于电阻高于其他金属层，局部互连仅用于“局部”(短距离)连接。FinFET工艺中使用的局部互连通常是一条线，其中一个维度被设置为固定长度，而另一维度延伸任意距离。相反，接触件或过孔的长度在两个维度上都是固定的。FinFET工艺使用局部互连有几个原因。在一些工艺中，相邻的鳍部不接触，因此局部互连用于使多指器件的源极/漏极区域中的所有鳍部短路。而且，局部互连可以通过缠绕鳍部来降低源极/漏极电阻，以更好地接触鳍部的源极或漏极。有两种类型的局部互连，一种用于接触扩散层(鳍部)，另一种用于接触栅极层。可以针对扩散的不同深度和FinFET结构中的栅极来优化每个局部互连(例如，栅极的顶部高于鳍部的顶部)。到扩散的局部互连可以与栅极自对准，从而降低源极/漏极电阻。在典型的FinFET工艺中，使用过孔来将第一金属层连接到局部互连。
[0049] 在互补金属氧化物半导体(CMOS)技术中，栅极垂直于扩散(鳍部)延伸。在FinFET工艺中，为了简化制造工艺，通常所有的鳍部在一个方向上对齐，并且所有的栅极都垂直于鳍部对齐。各种局部互连根据局部互连的类型(例如，它们连接到的内容)而对齐。由于栅极局部互连用于将栅极短接在一起，它垂直于栅电极行进。由于扩散互连用于将扩散(鳍部)短接在一起，扩散互连垂直于鳍部行进。
[0050] 为了使互连电绝缘，可以在第一绝缘层和互连上形成第二绝缘层。可以在第二绝缘层中形成过孔。例如，可以经由光刻和蚀刻在第二绝缘层中形成孔。孔可以填充有金属层。然后可以利用CMP将金属层平坦化到第二绝缘层的表面。
[0051] 为了图案化第一金属层，可以在第二绝缘层上形成第一金属层，以及利用光刻和蚀刻来对其进行图案化。在第二绝缘层中制成的过孔可以将局部互连连接到第一金属层。由于局部互连也接触扩散层和栅极层，可以进行FinFET到其他电路元件的电连接。
[0052] 示例OTP存储器单元
[0053] 一次性可编程(OTP)存储器单元可以包括反熔丝器件和晶体管。反熔丝器件可以与OTP存储器单元的晶体管同时制造。因此，反熔丝器件的第一电极可以由栅极层制成，绝缘层可以由栅极绝缘层制成，并且第二电极可以由局部互连层制成。在一个实施例中，OTP存储器单元的晶体管是FinFET。OTP存储器单元可以使用不同的晶体管结构(例如，没有鳍部或多个鳍部)和工艺来制造OTP存储器单元。
[0054] OTP位单元可以包括两个器件：熔丝器件和选择器件。选择器件通常是晶体管，其在阵列中被使用以隔离特定的一行反熔丝以用于读取或编程。用于反熔丝器件的选择器件可以是FinFET，并且包括半导体鳍部、源极、漏极和栅极。FinFET的源极或漏极可以连接到反熔丝器件的第一电极。在一种架构中，反熔丝器件和选择器件与反熔丝器件的连接到熔丝线的第二电极串联。第二电极通过电介质耦合到反熔丝器件的第一电极。反熔丝器件的第一电极连接到选择器件的源极或漏极。该连接可以包括局部互连和金属两者。在一个实施例中，反熔丝的第一电极连接到局部互连，局部互连连接到栅极层，栅极层连接到第一过孔，第一过孔连接到金属层，金属层又连接到第二过孔，第二过孔连接到局部互连层，局部互连层连接到FinFET的源极。优选实施例中的选择器件是NMOS选择器件。未示出的另一实施例使用PMOS选择器件。
[0055] 可以通过向反熔丝器件的第一电极施加不同的电压来执行对OTP存储器单元的不同操作。可以通过向反熔丝器件的第二电极施加第一电压(例如，破裂电压，4V)来执行对OTP存储器单元的写入操作。NMOS选择器件的栅极保持在高电压，以将NMOS选择器件导通。NMOS选择器件的漏极保持在0V以使反熔丝器件的绝缘层破裂，或者NMOS选择器件的漏极保持在高电压以抑制反熔丝器件的绝缘层的破裂。
[0056] 图3A是根据一个实施例的一次性可编程(OTP)存储器单元的俯视图，其中反熔丝器件306的电极320使用FinFET工艺形成在与局部互连321b相同的层中。在这个实施例中，OTP存储器单元302具有第二电极320，其使用用于形成第一类型的互连321b(例如，用于接触扩散层而不是栅极层)的工艺步骤形成。在具有单独的栅极和扩散局部互连(例如，用于接触栅极层的局部互连和用于接触扩散层的局部互连)的过程中，由于在栅极的顶部上的硬掩模(栅极绝缘层)，扩散局部互连通常不会短接到栅极层。第一电极316形成在与栅极310相同的栅极层中。第二电极320在栅极绝缘层346(图3B中示出)之上与第一电极316重叠，并且在垂直于第一电极316的方向上延伸。通常，第一类型的互连321b不与栅极层重叠，并且与栅极310平行地形成。然而，具有使用用于形成第一类型的互连的工艺步骤形成的第二电极320的OTP存储器单元302形成在第一电极316之上，第一电极316与栅极310在同一栅极层中制成。因此，被形成用于接触扩散层的第二电极320形成在栅极绝缘层346(图3B中所示)之上，栅极绝缘层346形成在第一电极316之上，栅极绝缘层346将第一电极316与第二电极320分离。
[0057] OTP存储器单元302包括反熔丝器件306和晶体管308。反熔丝器件306包括水平延伸的第一电极316、垂直延伸的第二电极320、以及将第一电极316与第二电极320分离的绝缘层(例如，图3B所示的栅极绝缘层346)。第一电极316和第二电极320允许电压施加在反熔丝器件306的栅极绝缘层346两端以对OTP存储器单元302的反熔丝器件306写入或读取。例如，可以跨栅极绝缘层346施加第一电压以向反熔丝器件306写入。可以跨栅极绝缘层346施加第二电压用于读取反熔丝器件306。
[0058] 晶体管308(例如，FinFET)可以用于写入或读取OTP存储器单元302的反熔丝器件306。晶体管308包括鳍部304、栅极310以及在鳍部304上的源极和漏极。FinFET 308可以使用如前所述的用于制造FinFET器件的示例工艺来制造。
[0059] FinFET 308到反熔丝器件306的电连接可以通过过孔322a、过孔322b和第一金属层(未示出)来制造。过孔322a、322b和322c被制造通过第二绝缘层到第一金属层(未示出)。第一类型的局部互连可以将过孔322b和322c连接到晶体管308的源极或漏极。第二类型的局部互连将过孔322a连接到第一电极316。虽然未示出，第一金属层可以被图案化以在第一金属层中连接过孔322a和过孔322b，从而将第一电极316连接到晶体管308的漏极或源极。
[0060] 图3B是根据一个实施例的沿着图3A的线A-A'截取的OTP存储器单元302的截面图。在图3A中，反熔丝器件306在左侧示出，并且FinFET 308在右侧示出。
[0061] 除了其他部件之外，FinFET 308可以包括半导体衬底330、鳍部304、浅沟槽隔离(STI)氧化物332、栅极间隔物334、栅极电介质336、栅极310、栅极绝缘层346、第一绝缘层348a和第二绝缘层348b。STI氧化物332覆盖半导体衬底330和鳍部304的下部部分以隔离鳍部304。栅极间隔物334覆盖STI氧化物332的部分和鳍部304的部分。栅极间隔物334可以在栅极310的形成之前或之后形成。
[0062] 使用FinFET工艺制造OTP
[0063] 可以使用FinFET工艺制造OTP存储器单元。OTP存储器单元可以包括反熔丝器件和晶体管。晶体管可以是FinFET，并且可以使用先前描述的用于制造FinFET的示例工艺来制造。反熔丝器件可以包括第一电极、绝缘层和第二电极，并且也可以使用用于制造FinFET的一个或多个相同的步骤来制造。例如，反熔丝器件的第一电极可以由形成FinFET的栅极的相同的金属层来形成。反熔丝器件的第二电极可以由用于形成局部互连(例如，第一类型的局部互连)的相同的金属层来形成。反熔丝器件的绝缘层可以由用于绝缘FinFET中的栅极的相同的绝缘层(诸如栅极绝缘层)来形成。
[0064] FinFET 308可以使用先前针对用于制造FinFET的示例工艺描述的工艺步骤来形成。例如，可以形成鳍部304，可以将鳍部304与STI氧化物332隔离，并且可以使用先栅极工艺或后栅极工艺来形成栅极310、源极和漏极。在这个实施例中，使用后栅极工艺来形成FinFET308。因此，在形成FinFET 308的源极和漏极之后形成最终栅极310。在后栅极工艺中，牺牲栅极堆叠形成在鳍部304之上并且在鳍部304之上被图案化。通过在掺杂步骤期间使用牺牲栅极堆叠作为硬掩模然后进行高温退火来形成源极和漏极。栅极间隔物334形成在牺牲栅极堆叠之上并且使用CMP被平坦化。可以去除牺牲栅极堆叠。栅极堆叠通过在去除牺牲栅极之后在鳍部304上沉积栅极电介质336和栅极310来形成。栅极间隔物334不仅隔离栅极，而且还限定栅极310在鳍部304上的占用区。
[0065] 在形成FinFET 308之后，FinFET 308可以通过栅极绝缘层346和第一绝缘层348a来被电绝缘。栅极绝缘层346是蚀刻停止层(例如，氮化硅)。可以在栅极绝缘层346上形成第一绝缘层348a(例如，SiO2)作为层间绝缘层。对于一些实施例，可以不存在栅极绝缘层346并且仅存在覆盖栅极310的第一绝缘层348a。在其他实施例中，可以存在覆盖栅极310的多个绝缘层。
[0066] 通过在第一绝缘层348a中形成第一类型的局部互连321b和321c，可以制造到FinFET 308的电连接。局部互连321b和321c可以通过在第一绝缘层348a和栅极间隔物334中蚀刻孔直到扩散层(例如，FinFET 308的源极或漏极)并且随后利用诸如金属等导电材料填充孔来形成。可以在第一绝缘层348a和局部互连321上形成第二绝缘层348b，并且可以在第二绝缘层348b的顶部上形成第一金属层(未示出)。过孔322b和322c可以被制造通过第二绝缘层348b以将局部互连321b和321c连接到第一金属层。在一些实施例中，一个或多个蚀刻停止层可以被包括在FinFET器件中的不同界面处。
[0067] 除了其他结构之外，反熔丝器件306可以包括半导体衬底330、浅沟槽隔离(STI)氧化物332、栅极间隔物334、第一电极316(与栅极310在相同的金属层中制成)、栅极绝缘层346、第二电极320、第一绝缘层348a和第二绝缘层348b。用于形成FinFET 308的工艺也可以用于形成反熔丝器件306。反熔丝器件306可以形成在半导体衬底330的不包括鳍部304的区域上。
[0068] 反熔丝器件306的第一电极316可以形成在用于隔离鳍部304的STI氧化物332上。在FinFET 308中形成栅极310的同时，可以形成第一电极316。例如，在鳍部304上形成栅极
310期间，可以形成反熔丝器件306的第一电极316。第一电极316和栅极310可以使用先栅极工艺或后栅极工艺来形成。在这个实施例中，使用后栅极工艺来形成FinFET 308的第一电极316和栅极310。
310期间，可以形成反熔丝器件306的第一电极316。第一电极316和栅极310可以使用先栅极工艺或后栅极工艺来形成。在这个实施例中，使用后栅极工艺来形成FinFET 308的第一电极316和栅极310。
[0069] 为了利用后栅极工艺形成第一电极316，可以在形成牺牲栅极堆叠的同时首先形成牺牲第一电极。牺牲第一电极可以在去除牺牲栅极堆叠的同时被去除。牺牲第一电极的去除可以限定由栅极间隔物334界定的第一电极的占用区。在栅极310形成在栅极电介质336上的同时，第一电极316可以形成在STI氧化物332上。在一个实施例中，反熔丝器件的第一电极316可以形成在STI氧化物332上形成的栅极电介质336上。可替代地，如图3B所示，栅极电介质336可以仅形成在鳍部304上，并且第一电极316可以直接形成在STI氧化物332上。
[0070] 反熔丝器件306的绝缘层可以形成在与FinFET 308的栅极绝缘层346相同的层中。栅极绝缘层346形成在栅极310上并且也形成在第一电极316上。第一绝缘层348a位于栅极绝缘层346上方。可以去除第一绝缘层348a的部分以形成反熔丝器件306的第二电极320。
[0071] 第二电极320可以使用与在FinFET 308中形成局部互连321b和321c的相同的工艺步骤来形成。第一绝缘层348a可以是氧化物材料，并且栅极绝缘层346可以是氮化物材料。第一绝缘层348a可以通过第一蚀刻来被蚀刻，第一蚀刻优先蚀刻第一绝缘层348a而不蚀刻栅极绝缘层346(例如，到扩散的接触，诸如第二电极320、局部互连321b和321c)。因此，第一绝缘层348a可以利用第一蚀刻被蚀刻直到栅极绝缘层346的表面。第二电极320可以通过在通过第一蚀刻形成在第一绝缘层348a中的沟槽中沉积和平坦化金属层来形成。
[0072] 在这个实施例中，反熔丝绝缘层是栅极绝缘层346。在另一实施例中，第一绝缘层348a的仅一部分可以被蚀刻，并且反熔丝器件的绝缘层可以包含第一绝缘层348a和栅极绝缘层346。
[0073] 在形成反熔丝器件306之后，可以在第二电极320之上沉积第二绝缘层348b，以使反熔丝器件306与第一金属层(未示出)电绝缘。第一金属层可以覆盖第二绝缘层348b。
[0074] 到反熔丝器件306的电连接可以通过局部互连321a、过孔322a和第一金属层(未示出)来实现。为了接触第一电极316，可以利用与第一蚀刻不同的第二蚀刻来蚀刻栅极绝缘层346(例如，到栅极的接触，诸如局部互连321a)。局部互连321a可以通过在通过第一蚀刻形成在第一绝缘层348a中以及通过第二蚀刻形成在栅极绝缘层346中的孔中沉积和平坦化金属层来形成。通过在第二绝缘层348b中蚀刻孔并且利用金属填充孔，可以在第二绝缘层348b中形成过孔322a。局部互连321a将第一电极316连接到过孔322a以接触覆盖第二绝缘层348b的第一金属层(未示出)。第一金属层可以将第一电极316连接到FinFET 308的源极或漏极。
[0075] 图3C是根据一个实施例的沿着图3A的线B-B'截取的OTP存储器单元的反熔丝器件306的截面图。在这个实施例中，第二电极320在与FinFET工艺的第一类型的局部互连(例如，321b和321c)相同的工艺步骤中制造，以接触通常平行于栅极310延伸并且与栅极310自对准的扩散层。然而，在与第一类型的局部互连相同的工艺步骤中形成的第二电极320与在栅极310的相同工艺步骤中形成的第一电极316垂直地延伸。
[0076] 当跨第二电极320和第一电极316施加高于阈值的电压时，破裂340可以发生在栅极绝缘层346中以产生从第一电极316到第二电极320的电流路径。具体地，破裂340可以发生在第一电极316的角部与第二电极320的角部之间的栅极绝缘层346中。
[0077] 图4A是根据一个实施例的OTP存储器单元的俯视图，其中反熔丝器件406的电极420在替代布局中在FinFET工艺中形成在与局部互连421b和421c相同的层中。图4A的实施例类似于图3A、图3B和图3C所示的实施例，不同之处在于，第二电极420呈正方形、点形或圆形而不是线形。第一电极416和第二电极420可以未对准，只要在第一电极416与第二电极
420之间存在重叠即可。虽然图4A中未示出，但是过孔422d覆盖第二电极420。另外，图4A包括用于连接相邻的OTP存储器单元的第二电极420的熔丝线431。
420之间存在重叠即可。虽然图4A中未示出，但是过孔422d覆盖第二电极420。另外，图4A包括用于连接相邻的OTP存储器单元的第二电极420的熔丝线431。
[0078] OTP存储器单元402包括反熔丝器件406和晶体管408。除了其他结构之外，反熔丝器件406可以包括第一电极416、第二电极420、以及分离第一电极416和第二电极420的栅极绝缘层446(图4B中示出)。第一电极416与第一电极316相同。栅极绝缘层446与栅极绝缘层346相同。
[0079] 第二电极420类似于第二电极320，不同之处在于，第二电极420包括第一部分和第二部分，第一部分和第二部分的形状由于光刻工艺而是正方形或圆角正方形或点形(例如，类似于接触件)。可能难以将第二电极420的第一部分和第二部分对准以垂直于第一电极416重叠。因此，可以确定第二电极420的第一部分与第二部分之间的间隔和布局，使得第一电极416和第二电极420即使未对准也垂直重叠。
[0080] 晶体管408(例如，FinFET)可以用于写入或读取OTP存储器单元402的反熔丝器件406。除了其他结构之外，晶体管408可以包括鳍部404、栅极410、以及在鳍部404上的源极和漏极。晶体管408与晶体管308相同。
[0081] FinFET 408到其他电路元件(例如，反熔丝器件406)的电连接可以通过过孔422、局部互连421和第一金属层441来制造。过孔422a、422b、422c与过孔322a、322b和322c相同。局部互连421a、421b、421c与局部互连321a、321b、321c相同。第一金属层441可以被图案化以连接过孔422a和过孔422b，从而将第一电极416连接到晶体管408的漏极或源极。由于第二电极420被成形为正方形、圆角正方形或点形，第二电极420通过穿过第二绝缘层448b形成的过孔422d连接到熔丝线431。与第一金属层441在同一层中制成的熔丝线431在垂直于第一电极416的方向上延伸。熔丝线431连接到每个OTP存储器单元的第二电极420。
[0082] 图4B是根据一个实施例的沿着图4A的线C-C'截取的包括反熔丝器件和晶体管的单个OTP存储器单元的截面图。在图4B中，反熔丝器件406在左侧示出，并且FinFET 408在右侧示出。
[0083] 除了其他结构之外，FinFET 408的截面视图可以包括半导体衬底430、鳍部404、浅沟槽隔离(STI)氧化物432、栅极间隔物434、栅极电介质436、栅极410、栅极绝缘层446、第一绝缘层448a和第二绝缘层448b。反熔丝器件406包括半导体衬底430、STI氧化物432、栅极间隔物434、第一电极416(与栅极410在相同的金属层中制成)、栅极绝缘层446、第二电极420、第一绝缘层448a和第二绝缘层448b。这些部件类似于针对图3B描述的相应部件，并且为了简洁起见省略了描述。另外，穿过第二绝缘层448b的过孔422d将第一金属层441中的金属熔丝线431连接到第二电极420。
[0084] 图4C是根据一个实施例的沿着图4A的线D-D'截取的OTP存储器单元的反熔丝器件的截面图。在这个实施例中，第二电极420通过将第一绝缘层448a蚀刻到栅极绝缘层446来形成。当跨第二电极420和第一电极416施加高于阈值的电压时，破裂440可以发生在栅极绝缘层446中以产生从第一电极416到第二电极420的电流路径。具体地，破裂440可以发生在第一电极416的角部与第二电极420的角部之间的栅极绝缘层446中。
[0085] 图5是根据一个实施例的形成多个反熔丝器件506的交叉点阵列的俯视图。交叉点阵列包括在第一方向上延伸的第一电极516和在垂直于第一方向的第二方向上延伸的第二电极(例如，局部互连)520。栅极绝缘层(未示出)将第一电极516与第二电极520分离。交叉点阵列在功能上用于与存储器阵列不同的目的。例如，交叉点阵列可以用于路由信号而不是将信息存储在存储器中。存储器阵列与交叉点阵列之间的主要区别在于，交叉点阵列没有选择器件。
[0086] 第一电极516可以形成在与用于寻址OTP存储器单元的晶体管的栅极层相同的层中。交叉点阵列包括在每个电极和局部互连的交叉点处的反熔丝器件。每个反熔丝器件可以通过跨相应的第一电极和第二电极施加电压来被写入，以使相应的电极与局部互连之间的栅极绝缘层破裂。交叉点阵列可以用作交叉点存储器，其中交叉点阵列中的每个反熔丝器件是位单元。
[0087] 在一个实施例中，可以在遵循FinFET工艺的布局限制的情况下制造OTP存储器单元。除了其他之外，这样的布局限制可以包括(i)所有扩散线(例如，鳍部)在一个方向上延伸，(ii)所有栅极在垂直于扩散线的方向上延伸，以及(iii)所有栅极和扩散线具有规则的间距。
[0088] 图6是根据一个实施例的OTP存储器单元的俯视图，其中栅极610和第一电极616在彼此平行的方向上延伸并且使用FinFET工艺形成。在这个实施例中，反熔丝器件606的第二电极620是连接到第一金属层641a的过孔。先前的实施例具有与扩散局部互连在同一层中制成的第二电极620。相反，这个实施例中的第二电极620是在第一电极的顶部上的栅极绝缘层的顶部上制成的过孔，并且在形成第二电极时不使用扩散局部互连。第二电极620被对准以垂直于第一电极416重叠。另外，第一电极616、栅极610和局部互连621线彼此平行地形成。
[0089] OTP存储器单元602包括具有晶体管608的反熔丝器件606。晶体管608与晶体管408和晶体管308相同。反熔丝器件606包括第一电极616、第二电极620、以及将第一电极616和第二电极620分离的栅极绝缘层(未示出)。第一电极616与第一电极416和第一电极316相同。栅极绝缘层与栅极绝缘层446和346相同。第二电极620类似于第二电极420，不同之处在于，第二电极620是单个正方形形状并且可以在制造过程中变成圆形或点形(例如，光刻工艺可以将正方形形状的角部倒圆)，并且第二电极620被对准以在栅极绝缘层之上与第一电极616重叠。第二电极620是用于将第一金属层641a连接到两种类型的局部互连层的过孔。通过放置位于不存在任何类型的局部互连层的位置的过孔来形成反熔丝。出于清楚的目的，连接到第一金属层641的过孔在图6中被示出。第二电极620与被制成为将第一金属层连接到局部互连的过孔在同一层中制成。然而，因为不存在局部互连，在通过至少栅极绝缘层分离的第一电极616之上形成过孔，从而形成反熔丝器件。在一个实施例中，第二电极620可以通过栅极绝缘层和第一绝缘层与第一电极616分离。
[0090] 通过局部互连621和第一金属层641来在晶体管608与反熔丝器件606之间形成电连接。从反熔丝器件606到晶体管608的电连接可以与先前的实施例不同。第一电极616可以通过水平延伸的第一金属层641b来连接至局部互连621a，局部互连621a垂直地延伸到晶体管608的源极或漏极。因此，第一电极616可以连接至晶体管608的源极或漏极。
[0091] 在诸如图4A等先前的实施例中，可以在垂直方向上在第一金属层441中制造熔丝线431以连接相邻的反熔丝器件406的第二电极420，因为第一电极416在水平方向上(垂直于栅极410)延伸，并且到第一电极416的接触可以在与熔丝线431的垂直部分相邻的反熔丝器件406的第一电极416的另一部分中制造。
[0092] 然而，在这个实施例中，第一电极616平行于栅极610行进并且在垂直方向上延伸。如果在第一金属层641中在垂直方向上形成熔丝线，则不能在第一金属层641中制造第一电极616到晶体管608的源极或漏极的连接。因此，第一金属层641a可以被图案化以将反熔丝器件606的第二电极620连接到相邻的反熔丝器件。可以在垂直方向上形成第二金属层熔丝线以接触第一金属层641a并且连接相邻的第二电极620。
[0093] 在阅读本公开之后，读者通过本文中公开的原理将能够理解其他替代结构和功能设计。因此，虽然已经说明和描述了特定实施例和应用，但是应当理解，所公开的实施例不限于本文中公开的精确构造和部件。可以对本文中公开的方法和装置的布置、操作和细节进行各种修改、改变和变化。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 一种多重熔合标本袋及制造方法 | 2020-05-16 | 748 |
| 气体辅助挤出成型装置 | 2020-05-13 | 783 |
| 利用行星齿轮挤出机制备防止滥用固体剂型的方法 | 2020-05-15 | 38 |
| 一种多重熔合标本袋及取物器械 | 2020-05-15 | 864 |
| 聚烯烃树脂发泡体用树脂组合物、聚烯烃树脂发泡体和发泡密封材料 | 2020-05-13 | 535 |
| 加工助剂 | 2020-05-17 | 329 |
| 一种充气产品的熔接机构及具有其的充气产品结构及其制作方法 | 2020-05-13 | 969 |
| 反熔丝型一次编程存储器单元的编程方法 | 2020-05-14 | 954 |
| 使用栅极绝缘破裂的一次性可编程存储器 | 2020-05-16 | 828 |
| 一种用于液、气相变膨胀致裂技术的熔断式压力破裂片 | 2020-05-12 | 1033 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
熔体破裂热门专利
QQ群二维码
意见反馈
意见反馈