具有光子集成电路(PIC)芯片的半导体封装
阅读：192发布：2021-06-09
专利汇可以提供具有光子集成电路(PIC)芯片的半导体封装专利检索，专利查询，专利分析的服务。并且本 申请 案涉及具有 光子 集成 电路 PIC芯片的 半导体 封装。本文中描述具有光学I/O 接口 的 存储器 装置。在一个 实施例 中，存储器装置包含耦合到衬底的多个存储器，每一存储器包含用于将电 信号 转换成光学信号/从光学信号转换出 电信号 的一或多个光子集成电路PIC芯片。所述存储器装置可进一步包含多个光纤，其中所述存储器中的个别者光学耦合到所述光纤中的至少一者。所述存储器可经由所述光纤接收/发射所述光学信号且可经由所述衬底电耦合到电 力 供应器/接地。，下面是具有光子集成电路(PIC)芯片的半导体封装专利的具体信息内容。
1.一种半导体封装，其包括：
衬底；
半导体裸片，其耦合到所述衬底；
第一光子集成电路PIC芯片，其耦合到所述衬底且电耦合到所述半导体裸片；
光源，其电耦合到所述半导体裸片；及
第二PIC芯片，其耦合到所述衬底且光学耦合到所述光源；
第一光纤，其光学耦合到所述第一PIC芯片；及
第二光纤，其光学耦合到所述第二PIC芯片。
2.根据权利要求1所述的半导体封装，其进一步包括模拟驱动器电路，其中所述模拟驱动器电路电耦合到所述光源，且其中所述模拟驱动器电路经配置以驱动所述光源以调制由所述光源产生的光信号以供在所述第二光纤上发射。
3.根据权利要求2所述的半导体封装，其中所述半导体裸片包含所述模拟驱动器电路。
4.根据权利要求2所述的半导体封装，其中所述半导体裸片是第一半导体裸片，且所述半导体封装进一步包括第二半导体裸片，所述第二半导体裸片耦合到所述衬底且电耦合到所述第一半导体裸片及所述光源，其中所述第二半导体裸片包含所述模拟驱动器电路。
5.根据权利要求2所述的半导体封装，其中所述第二PIC芯片包含多路复用器，所述多路复用器经配置以多路复用所述经调制光信号以供在所述第二光纤上发射。
6.根据权利要求1所述的半导体封装，其中所述第一PIC芯片及所述光源经由线接合电耦合到所述半导体裸片。
7.根据权利要求1所述的半导体封装，其中所述光源与所述第二PIC芯片整体地形成。
8.根据权利要求1所述的半导体封装，其中所述光源附接到所述第二PIC芯片。
9.根据权利要求1所述的半导体封装，其中所述第一PIC芯片经配置以—
经由所述第一光纤接收光学信号；
将所述光学信号转换成电信号；及
将所述电信号发射到所述半导体裸片。
10.根据权利要求9所述的半导体封装，其中所述光学信号是经多路复用光学信号，且其中所述第一PIC芯片包含经配置以多路分用所述经多路复用光学信号的多路分用器。
11.一种存储器封装，其包括：
衬底；
多个存储器，其耦合到所述衬底；及
多个光纤，其中至少一个光纤光学耦合到所述存储器中的个别者，且其中所述存储器经配置以(a)经由所述光纤接收光学信号，(b)经由所述光纤发射光学信号，或(c)经由所述光纤既接收又发射光学信号。
12.根据权利要求11所述的存储器封装，其进一步包括耦合到所述光纤的至少一部分的光学连接器。
13.根据权利要求12所述的存储器封装，其中所述光学连接器是多光纤推接MPO连接器。
14.根据权利要求11所述的存储器封装，其中所述多个光纤包含第一光纤及第二光纤，其中所述存储器中的个别者光学耦合到至少一个第一光纤及至少一个第二光纤，且其中所述存储器经配置以(a)经由所述第一光纤接收光学信号且(b)经由所述第二光纤发射光学信号。
15.根据权利要求14所述的存储器封装，其中个别存储器包含(a)光学耦合到所述第一光纤的第一光子集成电路PIC芯片及(b)光学耦合到所述第二光纤的第二PIC芯片。
16.根据权利要求11所述的存储器封装，其中所述光纤至少部分地贴附到所述衬底。
17.根据权利要求11所述的存储器封装，其中所述光纤经由环氧树脂贴附到所述衬底。
18.根据权利要求11所述的存储器封装，其中所述衬底包含具有电耦合到所述存储器的多个电触点的边缘连接器，且其中所述存储器经配置以(a)经由所述电触点接收电力，且(b)经由所述光纤接收数据信号。
19.根据权利要求18所述的存储器封装，其中所述存储器不配置成经由所述电触点接收数据信号。
20.一种半导体封装，其包括：
衬底；
半导体裸片堆叠，其耦合到所述衬底；
多个第一光子集成电路PIC芯片，其耦合到所述衬底，其中所述半导体裸片中的个别者电耦合到至少一个第一PIC芯片，且其中所述第一PIC芯片经配置以(a)从所述半导体封装外部接收第一光学信号，(b)将所述第一光学信号转换成第一电信号，及(c)将所述第一电信号发射到所述半导体裸片；及
多个第二PIC芯片，其耦合到所述衬底，其中所述半导体裸片中的个别者电耦合到至少一个第二PIC芯片，且其中所述第二PIC芯片经配置以(a)从所述半导体裸片接收第二电信号且(b)将所述第二电信号转换成第二光学信号以供从所述半导体封装发射。
21.根据权利要求20所述的半导体封装，其中所述第二PIC芯片中的个别者包含光源，其中所述半导体裸片中的个别者包含经配置以产生所述第二电信号的驱动器电路，且其中所述第二电信号驱动所述光源以产生所述第二光学信号。
22.根据权利要求20所述的半导体封装，其中所述第二电信号是模拟电信号。
具有光子集成电路(PIC)芯片的半导体封装
[0001] 相关申请案的交叉参考
[0002] 本申请案含有与奥马尔J.贝希尔(Omar J.Bchir)的标题为“具有电光衬底的半导体装 置(SEMICONDUCTOR DEVICES HAVING ELECTRO-OPTICAL SUBSTRATES)”的同 时申请的美国专利申请案相关的标的物。所述相关申请案的揭示内容以引用方式并入本 文中。
技术领域
背景技术
[0004] 存储器封装或模块通常包含安装在衬底上的多个存储器装置。存储器装置广泛用于 存储与各种电子装置(例如，计算机、无线通信装置、相机、数字显示器等等)相关的信 息。信息是通过将存储器单元的不同状态编程来存储。存在各种类型的存储器装置，包 含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动 态RAM(SDRAM)及其它。
[0005] 在一些例子中，例如在数据中心或高性能计算机中，许多存储器封装操作地耦合在 一起(例如，在服务器机架中)。更具体来说，个别存储器封装可经由导电(例如，铜)电缆 或迹线电耦合在一起。在一些例子中，导电电缆或迹线进一步耦合到将电信号转换成光 学信号的光学收发器，光学信号可以高速度及带宽(举例来说)在数据中心中的不同位置 之间路由。此些光学收发器可相对昂贵。然而，在高数据带宽下，导电电缆或迹线中的 电信号可仅传播小距离(例如，小于1米)直到需要额外中继器芯片以提升信号。此些中继 器芯片消耗额外电力—增加操作数据中心、高性能计算机或包含许多互连存储器封装的 其它装置的成本。
发明内容
[0006] 在一个方面中，本申请案提供一种半导体封装，其包括：衬底；半导体裸片，其耦 合到所述衬底；第一光子集成电路(PIC)芯片，其耦合到所述衬底且电耦合到所述半导体 裸片；光源，其电耦合到所述半导体裸片；及第二PIC芯片，其耦合到所述衬底且光学 耦合到所述光源；第一光纤，其光学耦合到所述第一PIC芯片；及第二光纤，其光学耦 合到所述第二PIC芯片。
[0007] 在另一方面中，本申请案进一步提供一种存储器封装，其包括：衬底；多个存储器， 其耦合到所述衬底；及多个光纤，其中至少一个光纤光学耦合到所述存储器中的个别者， 且其中所述存储器经配置以(a)经由所述光纤接收光学信号，(b)经由所述光纤发射光学信 号，或(c)经由所述光纤既接收又发射光学信号。
[0008] 在又一方面中，本申请案进一步提供一种半导体封装，其包括：衬底；半导体裸片 堆叠，其耦合到所述衬底；多个第一光子集成电路(PIC)芯片，其耦合到所述衬底，其中 所述半导体裸片中的个别者电耦合到至少一个第一PIC芯片，且其中所述第一PIC芯片经 配置以(a)从所述半导体封装外部接收第一光学信号，(b)将所述第一光学信号转换成第一 电信号，及(c)将所述第一电信号发射到所述半导体裸片；及多个第二PIC芯片，其耦合 到所述衬底，其中所述半导体裸片中的个别者电耦合到至少一个第二PIC芯片，且其中 所述第二PIC芯片经配置以(a)从所述半导体裸片接收第二电信号且(b)将所述第二电信号 转换成第二光学信号以供从所述半导体封装发射。附图说明
[0009] 可参考以下图式更好地理解本发明技术的许多方面。所述图式中的组件未必按比 例。而是，重点在于清晰地图解说明本发明技术的原理。
[0010] 图1A及1B分别是根据本发明技术的实施例配置的半导体装置或封装的部分示意性 横截面侧视图及俯视图。
[0011] 图2是根据本发明技术的另一实施例配置的半导体装置或封装的部分示意性俯视 图。
[0012] 图3是根据本发明技术的另一实施例配置的半导体装置或封装的部分示意性俯视 图。
[0013] 图4是根据本发明技术的实施例配置的存储器装置的前视图。
[0014] 图5A是根据本发明技术的另一实施例配置且具有电光衬底的存储器装置的部分示 意性前视图。
[0015] 图5B是图5A中展示的电光衬底的一部分的横截面图。
[0016] 图6是包含根据本发明技术的实施例配置的半导体封装及/或存储器装置的系统的示 意图。
具体实施方式
[0017] 以下参考图1到6描述包含光子集成电路(PIC)芯片的半导体封装以及相关联系统及 方法的数个实施例的特定细节。在所述实施例中的数个实施例中，半导体封装是具有衬 底及耦合到所述衬底的至少一个存储器裸片的存储器封装。第一PIC芯片安装在衬底上 且电耦合到存储器裸片。至少一个第一光纤光学耦合到第一PIC芯片且经配置以从外部 电路及/或装置接收第一光学信号。第一PIC芯片将第一光学信号转换成第一电信号并将 第一电信号发射到存储器裸片。存储器封装进一步包含：光源，其电耦合到存储器裸片； 及第二PIC芯片，其安装在衬底上且光学耦合到光源。存储器裸片包含用于产生第二电 信号的驱动器电路，所述第二电信号驱动光源以调制(例如，产生)第二光学信号以供经 由至少一个第二光纤发射到第二PIC芯片并且从存储器封装发射到外部电路。
[0018] 因此，本发明技术的实施例有利地将PIC芯片及存储器裸片集成到同一封装中以提 供具有光学输入/输出(I/O)接口的封装。即，所揭示存储器封装可在封装层级处将来自基 于电的存储器裸片的电I/O数据信号转换为光学I/O数据信号。相比来说，许多常规存储 器系统将电信号从存储器封装路由到定位在存储器封装外部(例如，在数据中心中的机箱 或机架层级处)的电光收发器。因此，本发明技术可减少或消除对数据路径中的此些电光 收发器的需要—减少成本、复杂性及/或电力消耗。此外，通过减少数据路径中的导电金 属(例如，铜线、迹线等等)的量，本发明技术可减少对用于在高带宽下的数据发射期间 提升信号强度及/或完整性的中继器芯片或其它组件的需要—进一步减少成本、复杂性及 /或电力消耗。
[0019] 论述了众多特定细节以提供对本发明技术的实施例的透彻及使能描述。然而，所属 领域的技术人员将理解，所述技术可具有额外实施例且所述技术可在没有下文参考图1 到6描述的实施例的细节中的数个细节的情况下实践。在其它例子中，通常与存储器装 置相关联的众所周知的结构或操作未展示，或未详细描述，以避免使所述技术的其它方 面模糊。一般来说，应理解，除本文中揭示的那些特定实施例以外，各种其它装置及系 统也可在本发明技术的范围内。举例来说，在以下实施例中的许多实施例中，在DRAM 及快闪(例如，NAND及/或NOR)存储媒体以及可与DRAM及快闪存储媒体兼容的DIMM 的上下文中描述存储器装置及系统。然而，根据本发明技术的其它实施例配置的存储器 装置及系统可包含可与其它类型的存储媒体兼容的存储器模块，所述存储媒体包含 PCM、RRAM、MRAM、只读存储器(ROM)、可擦除可编程ROM(EPROM)、电可擦除 可编程ROM(EEROM)、铁电、磁阻及其它存储媒体，包含静态随机存取存储器(SRAM)。 另外，本发明技术可用于除存储器装置以外的半导体装置中。
[0020] 如本文中所使用，术语“垂直”、“横向”、“上部”、“下部”、“上面”及“下 面”可指鉴于图中所展示的定向的半导体装置中的特征的相对方向或位置。举例来说， “上部”或“最上部”可指经定位比另一特征更接近于页面的顶部的特征。然而，这些 术语应广义地视为包含具有其它定向(例如反转或倾斜定向，其中取决于定向，顶部/底 部、上方/下方、上面/下面、上/下及左/右可互换)的半导体装置。
[0021] 除非上下文另外指示，否则本文中所揭示的结构可使用常规半导体制造技术形成， 且用于形成所述结构的方法的阶段可在晶片层级处或在裸片层级处执行。材料可(举例来 说)使用化学气相沉积、物理气相沉积、原子层沉积、旋涂及/或其它适合技术来沉积。 类似地，材料可(举例来说)使用等离子体蚀刻、湿式蚀刻、化学机械平面化或其它适合 技术来移除。
[0022] 图1A及1B分别是根据本发明技术的实施例配置的半导体装置或封装100(“封装 100”)的部分示意性横截面侧视图及俯视图。一起参考图1A及1B，封装100包含半导体 裸片
110、第一光子集成电路(PIC)芯片120及第二PIC芯片130，其各自耦合到封装衬底102 (例如，由所述封装衬底承载、安装于所述封装衬底上等等)。封装衬底102可包含中介层、 印刷电路板、电介质间隔件、另一半导体裸片(例如，逻辑裸片)或另一适合衬底。在一 些实施例中，半导体裸片110以及第一PIC芯片120及第二PIC芯片130可分别经由第一裸 片附接材料
103a到第三裸片附接材料103c耦合到封装衬底102。在一些实施例中，半导 体裸片110及/或PIC芯片120、130可经由线接合(图1A及1B中未展示)、导电互连件(例如， 在倒装芯片布置中)或本技术领域中已知的其它适合结构电耦合到衬底。在某些实施例 中，半导体裸片
110及/或PIC芯片120、130电耦合到封装衬底102以用于经由封装衬底102 接收电力。如下文更详细描述，可经由独立于到封装衬底102的任何电连接的单独电光 路径提供到半导体裸片110的输入-输出(I/O)数据通信。此外，虽然图1A及1B中半导体裸 片110展示为横向定位于PIC芯片120、130之间，但在其它实施例中，半导体裸片110及 PIC芯片120、130可以不同方式定位于封装衬底102上。举例来说，PIC芯片120、130可 定位为邻近于半导体裸片110的同一侧，PIC芯片120、130可定位为邻近于半导体裸片110 的正交侧，等等。
110、第一光子集成电路(PIC)芯片120及第二PIC芯片130，其各自耦合到封装衬底102 (例如，由所述封装衬底承载、安装于所述封装衬底上等等)。封装衬底102可包含中介层、 印刷电路板、电介质间隔件、另一半导体裸片(例如，逻辑裸片)或另一适合衬底。在一 些实施例中，半导体裸片110以及第一PIC芯片120及第二PIC芯片130可分别经由第一裸 片附接材料
103a到第三裸片附接材料103c耦合到封装衬底102。在一些实施例中，半导 体裸片110及/或PIC芯片120、130可经由线接合(图1A及1B中未展示)、导电互连件(例如， 在倒装芯片布置中)或本技术领域中已知的其它适合结构电耦合到衬底。在某些实施例 中，半导体裸片
110及/或PIC芯片120、130电耦合到封装衬底102以用于经由封装衬底102 接收电力。如下文更详细描述，可经由独立于到封装衬底102的任何电连接的单独电光 路径提供到半导体裸片110的输入-输出(I/O)数据通信。此外，虽然图1A及1B中半导体裸 片110展示为横向定位于PIC芯片120、130之间，但在其它实施例中，半导体裸片110及 PIC芯片120、130可以不同方式定位于封装衬底102上。举例来说，PIC芯片120、130可 定位为邻近于半导体裸片110的同一侧，PIC芯片120、130可定位为邻近于半导体裸片110 的正交侧，等等。
[0023] 在所图解说明实施例中，半导体裸片110包含布置于半导体裸片110的相对侧上的第 一接合垫112a及第二接合垫112b。第一PIC芯片120包含接合垫122且第二PIC芯片130包 含接合垫132。半导体裸片110经由在第一PIC芯片120的接合垫122与半导体裸片110的第 一接合垫112a之间延伸并电连接所述接合垫的第一线接合104a而电耦合到(i)第一PIC芯 片120且经由在第二PIC芯片130的接合垫132与半导体裸片110的第二接合垫112b之间延 伸并电连接所述接合垫的第二线接合104b而电耦合到(ii)第二PIC芯片130。在其它实施例 中，接合垫112a、112b、122及/或132可具有不同配置、形状、放置等等，及/或半导体 裸片110可经由其它适合方法电耦合到PIC芯片120、130。在一些实施例中，举例来说， 半导体裸片110可经由封装衬底102(例如，经由封装衬底102中及/或上的导电迹线)、经 由直接芯片附接方法(例如，经由呈堆叠式布置的导电柱、螺柱等等)等等而电耦合到PIC 芯片120、
130。
130。
[0024] 半导体裸片110包含集成电路114(示意性展示)，例如，可包含各种类型的半导体组 件及功能特征(例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、快闪 存储器、其它形式的集成电路存储器、处理电路及/或其它半导体特征)的集成存储器电 路及/或逻辑电路。在所图解说明实施例中，半导体裸片110进一步包含用于将半导体裸 片110内的数字信号转换为模拟信号的模拟驱动器电路116(示意性展示)，如下文更详细 地描述。在一些实施例中，模拟驱动器电路116可提供于与集成电路114分开的半导体裸 片上(例如，如图3中图解说明)。
[0025] 第一PIC芯片120包含集成电路124(示意性展示)且第二PIC芯片130包含集成电路 134(示意性展示)，所述集成电路可形成于衬底(例如，硅衬底、磷化铟(InP)衬底、基于 电光晶体的衬底等等)上及/或其中。一般来说，集成电路124、134包含可并入有多个光 子功能及/或装置(例如，波分多路复用器(WDM)、阵列波导光栅(AWG)、光学滤波器、 光学放大器、光学调制器、光电二极管、光源(例如，激光器)、光学检测器等等)的光子 集成电路。第二PIC芯片进一步包含光源136(例如，激光器)，光源136可在外部驱动以调 制由光源136产生的光。在一些实施例中，光源136可形成为集成电路134的一部分或以 其它方式形成于第二PIC芯片130上及/或其中，而在其它实施例中，光源136可为(i)直接 (例如，经由第二线接合104b)及/或间接(例如，经由到第二PIC芯片130的电连接)电耦合 到半导体裸片110且(ii)光学耦合到第二PIC芯片130的单独芯片或组件。在一些实施例中， 举例来说，光源136可为焊接到第二PIC芯片130的单独芯片或组件。
[0026] 在所图解说明实施例中，第一光纤106a的阵列光学耦合到第一PIC芯片120，且第二 光纤106b的阵列光学耦合到第二PIC芯片130。光纤106a、b经配置以将PIC芯片120、130 光学耦合到外部装置、系统等等，例如数据中心中的其它半导体装置。光纤106a、b可 通过边缘连接、对接连接或本技术领域中已知的另一适合连接而光学耦合到PIC芯片 120、130。举例来说，在边缘连接配置中，PIC芯片120、130的衬底可经蚀刻以包含沟 槽或凹槽(例如，v形凹槽)，且光纤106a、b可定位于所述凹槽内，使得光纤106a、b光学 耦合到集成电路124、
134(例如，与集成电路124、134的波导对准)。在一些实施例中， 可使用光学透明环氧树脂及/或折射率匹配的凝胶来封闭光纤106a、b与PIC芯片120、130 之间的任何间隙。在对接连接配置中，光纤106a、b可定位为大体垂直于PIC芯片120、 130且经由光学光栅(例如，垂直光栅耦合件)光学耦合到集成电路124、134。虽然图1B 中展示四个第一光纤106a及四个第二光纤106b，但封装100可包含任何数目个光纤。举 例来说，第一PIC芯片120的集成电路
124及/或第二PIC芯片130的集成电路134可包含光 学多路复用器(多路分用器)，使得单个第一光纤106a及/或单个第二光纤106b可用于从 PIC芯片120、130发射/接收光学信号(例如，如图3中展示)。同样地，封装100可包含多 于四个光纤106a、b(例如，在半导体裸片110具有较高带宽的情况下)及/或封装100可包 含多个的PIC芯片120、130。
134(例如，与集成电路124、134的波导对准)。在一些实施例中， 可使用光学透明环氧树脂及/或折射率匹配的凝胶来封闭光纤106a、b与PIC芯片120、130 之间的任何间隙。在对接连接配置中，光纤106a、b可定位为大体垂直于PIC芯片120、 130且经由光学光栅(例如，垂直光栅耦合件)光学耦合到集成电路124、134。虽然图1B 中展示四个第一光纤106a及四个第二光纤106b，但封装100可包含任何数目个光纤。举 例来说，第一PIC芯片120的集成电路
124及/或第二PIC芯片130的集成电路134可包含光 学多路复用器(多路分用器)，使得单个第一光纤106a及/或单个第二光纤106b可用于从 PIC芯片120、130发射/接收光学信号(例如，如图3中展示)。同样地，封装100可包含多 于四个光纤106a、b(例如，在半导体裸片110具有较高带宽的情况下)及/或封装100可包 含多个的PIC芯片120、130。
[0027] 在操作中，第一PIC芯片120及第一光纤106a包括封装100的接收侧或接收功能。具 体来说，第一PIC芯片120经配置以(i)经由第一光纤106a从封装100外部的源(例如，数据 中心中在封装100外部的装置)接收光学信号(例如，数据信号)，(ii)将光学信号转换为电 信号(例如，经由第一PIC芯片120的集成电路124)，及(iii)将电信号发射到半导体裸片110 (例如，经由第一线接合104a)。相反地，第二PIC芯片130及第二光纤106b包括封装100 的发射侧或发射功能。具体来说，半导体裸片110的模拟驱动器电路116经配置以将半导 体裸片110内的数字电信号转换为模拟电信号且将模拟信号发射到第二PIC芯片130(例 如，经由第二线接合104b)。模拟电信号驱动光源136产生可经由第二光纤106b从封装100 发射的光学信号(例如，数据信号)。换句话说，半导体裸片110的模拟驱动器电路116操 作以调制由第二PIC芯片130的光源136产生的光。
[0028] 因此，封装100经配置以既接收光学信号又发射光学信号。相比来说，许多常规半 导体封装经配置以接收且发射电信号(例如，经由提供到外部装置的电连接的封装触点)。 将此类常规半导体封装并入到光学I/O系统(例如包含光学开关及服务器封装的数据中心 或某种高性能计算机)需要经由导电线(例如铜线或迹线)将电光收发器连接到半导体封 装。此类电光收发器需要额外电力来操作且可为相对昂贵的。同样地，在高数据带宽(例 如，约28Gbps或更大)下，来自半导体封装的电信号可在短发射距离(例如，小于约1米) 内沿着导电线降级。因此，必须将中继器芯片及/或其它信号放大或提升组件添加到信号 路径以保留电信号的完整性。再次，此些组件可为昂贵的且增加电力消耗。因此，与常 规系统相比，本发明技术通过在封装层级处将电信号转换为光学信号而减少成本、复杂 性及电力消耗。
[0029] 在一些实施例中，经由PIC芯片120、130而非(举例来说)从耦合到封装衬底102的电 源提供到半导体裸片110的所有I/O数据信号。然而，在其它实施例中，封装100可仅包含 第一PIC芯片120及/或第二PIC芯片130，使得封装100经配置以(i)接收光学信号(例如，经 由第一PIC芯片120)且发射电信号或(ii)接收电信号且发射光学信号(例如，经由第二PIC 芯片130)。此外，在一些实施例中，封装100可进一步包含其它结构或特征，例如：(i) 外壳，例如将半导体裸片110、PIC芯片120、130、线接合104a、b及/或光纤106a、b围封 于壳体内的导热外壳；及/或(ii)囊封剂，其围绕半导体裸片110、PIC芯片120、130、线 接合104a、b及/或光纤106a、b、在其等上方及/或在其等之间沉积或以其它方式形成。
[0030] 图2是根据本发明技术的另一实施例配置的半导体装置或封装200(“封装200”)的 部分示意性俯视图。封装200可包含与上文详细描述的封装100的特征大体类似的特征。 然而，在所图解说明实施例中，封装200包含由封装衬底202承载的半导体裸片110的堆 叠205。多个第一PIC芯片120耦合到封装衬底202且经由第一线接合204a电耦合到堆叠 205中的半导体裸片110中的至少一者。同样地，多个第二PIC芯片130耦合到封装衬底202 且经由第二线接合204b电耦合到堆叠205中的半导体裸片110中的至少一者。
[0031] 在一些实施例中，第一PIC芯片120中的一者及第二PIC芯片130中的一者可耦合到堆 叠205中的半导体裸片110中的每一者(例如，半导体裸片110、第一PIC芯片120及第二PIC 芯片130的数目可为相同的)。在所图解说明实施例中，举例来说，堆叠205可包含各自耦 合到第一PIC芯片120中的单一者及第二PIC芯片130中的单一者的四个半导体裸片110。 在其它实施例中，第一PIC芯片120中的多于一者及/或第二PIC芯片130中的多于一者可 耦合到半导体裸片110中的个别者(例如，第一PIC芯片120的数目及/或第二PIC芯片130 的数目可大于半导体裸片110的数目)，或者PIC芯片120、130中的个别者可耦合到半导 体裸片110中的多于一者(例如，半导体裸片110的数目可大于第一PIC芯片120的数目及/ 或第二PIC芯片130的数目)。
[0032] 在操作中，封装200经配置以接收/发射光学信号，如上文参考图1A及1B详细描述。 举例来说，第一PIC芯片120可(i)经由第一光纤106a的阵列从外部源接收第一光学信号， (ii)将第一光学信号转换为电信号(例如，经由个别第一PIC芯片120的集成电路124)，且 (iii)将电信号发射到堆叠205中的半导体裸片110中的相应者(例如，经由第一线接合204a)。类似地，半导体裸片110的模拟驱动器电路116操作以将来自半导体裸片110的集 成电路114的数字信号转换为模拟电信号且将模拟电信号发射到第二PIC芯片130中的相 应者(例如，经由第二线接合204b)。模拟电信号驱动第二PIC芯片130的光源136以调制光 信号以供经由第二光纤106b的阵列从封装200发射。
[0033] 所属领域的技术人员将理解，图1A到2中图解说明的实施例的各种功能性、组件及/ 或装置可在不背离本发明技术的范围的情况下组合及/或分开。举例来说，图3是根据本 发明技术的另一实施例配置的半导体装置或封装300(“封装300”)的部分示意性俯视图。 封装300可包含上文详细描述的半导体封装100及200的特征大体类似的特征。举例来说， 封装300包含：(i)多个第一半导体裸片310，其布置成封装衬底302上的堆叠305，(ii)多个 第一PIC芯片320，其耦合到封装衬底302且经由第一线接合304a电耦合到堆叠305中的第 一半导体裸片310中的至少一者，及(iii)多个第二PIC芯片330，其耦合到封装衬底302。 类似地，第一光纤306a光学耦合到第一PIC芯片320且第二光纤306b光学耦合到第二PIC 芯片330。
[0034] 在所图解说明实施例中，第一半导体裸片310中的个别者可包含集成电路114。然而， 封装300进一步包含各自包含模拟驱动器电路116的多个第二半导体裸片340。即，与图 1A到2中图解说明的实施例相比，模拟驱动器电路116与具有集成电路114的半导体裸片 分开。如所图解说明实施例中进一步展示，第二半导体裸片340(a)经由第二线接合304b 电耦合到第一半导体裸片310中的对应者且(b)经由第三线接合304c电耦合到第二PIC芯 片330中的对应者。在其它实施例中，第二半导体裸片340可经由封装衬底302(例如，经 由导电迹线或封装衬底302中的线)电耦合到第一半导体裸片310及/或第二PIC芯片330， 及/或第二半导体裸片340可堆叠于第一半导体裸片310或第二PIC芯片330上且经由焊料 球或其它互连结构直接附接。在一些实施例中，通过将模拟驱动器电路116及集成电路 114定位于单独半导体裸片上，第一半导体裸片310可制作为具有相对较小尺寸(例如，与 半导体裸片110相比)，及/或第一半导体裸片310可为本技术领域中众所周知的标准半导 体裸片(例如，常规DRAM存储器裸片)。
[0035] 第一PIC芯片320可具有集成电路324，且第二PIC芯片330可具有集成电路334及光源 336，其等分别大体类似于上文参考图1A到2详细描述的集成电路124、134及光源136。 然而，在图3中图解说明的实施例中，集成电路324包含多路分用器(例如，粗略波分多路 分用器)，使得来自外部源的光学信号可经由光纤306a中的仅单一者接收。类似地，第二 PIC芯片330的集成电路334包含多路复用器(例如，粗略波分多路复用器)，使得由光源336 产生的光学信号可经由光纤306b中的仅单一者发射。在其它实施例中，多个经多路复用 信号载运光纤可耦合到PIC芯片320、330。
[0036] 在一些实施例中，根据本发明技术配置的多个半导体封装可并入到较大半导体装置 (例如，存储器装置)中以实现到半导体装置的光学I/O数据发射。举例来说，图4是根据 本发明技术的实施例配置的存储器装置450的前视图。在所图解说明实施例中，存储器 装置450可为包含衬底(例如，印刷电路板(PCB)等等)452的存储器模块，例如双列直插 式存储器模块(DIMM)。多个存储器400可经由(举例来说)电连接器(例如，焊料球)耦合到 封装衬底452。存储器400可大体类似于上文参考图1A到3详细描述的半导体封装100、200 及/或300。特定来说，存储器400可包含：一或多个半导体裸片(例如，半导体裸片110)， 其各自包含集成电路(例如，集成电路114)及/或驱动器电路(例如，模拟驱动器电路116)； 及一或多个PIC芯片(例如，PIC芯片120、130)，其电耦合到半导体裸片且经配置以(i)向 存储器400发射及/或从存储器400接收光学信号并(ii)向半导体裸片发射及/或从半导体裸 片接收电信号。在一些实施例中，存储器400可为DRAM存储器(例如，DRAM存储器裸 片、DRAM存储器芯片、DRAM存储器封装等等)。在一些实施例中，存储器400可为相 同的(例如，经制造为具有相同设计及规格的DRAM存储器封装)，而在其它实施例中， 存储器400可彼此不同(例如，包含不同类型的存储器裸片或者控制器、逻辑及/或存储器 裸片的不同组合)。
[0037] 在所图解说明实施例中，存储器400布置成封装衬底452的第一侧或表面453上的行。 在其它实施例中，存储器400可以不同方式布置及/或可包括不同数目。举例来说，比所 图解说明八个多或少的存储器400(例如，四个、十个、十六个、二十个等等)可布置成 任何数目个行及/或列，可大体不对准等等。在一些实施例中，相同或不同数目个存储器 400可布置于封装衬底452的与第一表面453相对的第二表面(未展示)上。封装衬底452的 第二表面上的存储器400中的任一者可具有与封装衬底452的第一表面453上的存储器 400相同或大体类似的配置。在一些实施例中，存储器装置450可包含耦合到封装衬底452 的其它电组件(例如，半导体组件、集成电路组件等等)。举例来说，存储器装置450可包 含耦合到封装衬底452的一或多个电压调节器或电力管理集成电路(PMIC)及/或一或多 个注册时钟驱动器(RCD)。
[0038] 在所图解说明实施例中，单个第一(例如，接收)光纤406a及单个第二(例如，发射) 光纤406b光学耦合到存储器400中的个别者。在一些实施例中，每一光纤406a、b可载运 经多路复用光学信号。在其它实施例中，如上文详细陈述，第一光纤406a中的多者及/ 或第二光纤406b中的多者可光学耦合到存储器400中的个别者。举例来说，光纤406a、b 的数目可取决于存储器400的带宽、存储器400的PIC芯片是否经配置以多路复用(多路分 用)来自/去往存储器400的光学信号、存储器400中的半导体裸片的数目等等而变化。一 般来说，光纤406a、b经配置以将存储器400光学耦合到外部装置、电路等等。在所图解 说明实施例中，光纤406a、b耦合到促进光纤406a、b到外部装置的容易耦合的光学连接 器458。在一些实施例中，举例来说，光学连接器458可为多光纤推接(MPO)连接器或其 它适合连接器。虽然图4中图解说明两个光学连接器458，但任何数目个光学连接器458 可用于捆扎光纤406a、b。在其它实施例中，可省略光学连接器458，且光纤406a、b可 从存储器装置450个别地布线并经由其它适合方法光学耦合到外部装置。
[0039] 如图4中进一步展示，光纤406a、b可经捆扎且沿着封装衬底452的第一表面453布线 到光学连接器458。在一些实施例中，环氧树脂454(例如，环氧树脂胶)或其它囊封剂可 沉积于第一表面453及光纤406a、b的全部或一部分上方(例如，经由顶部包封(glob top) 方法)以保护光纤406a、b免受损坏及/或防止光纤406a、b缠结、打结等等。在所图解说 明实施例中，环氧树脂454不囊封(例如，不覆盖或环绕)存储器400，而在其它实施例中， 环氧树脂454可囊封存储器400及/或覆盖封装衬底452的整个第一表面453。
[0040] 存储器装置450进一步包含沿着封装衬底452的下部边缘的边缘连接器456。边缘连 接器456包含用于将存储器400连接到外部电路(未展示)的多个触点457。在一些实施例 中，举例来说，边缘连接器456可用于将存储器装置450以可释放方式固定于主机装置(例 如，母板)中的对应DIMM狭槽中。更特定来说，在一些实施例中，边缘连接器456可将 存储器400电耦合到外部电力/接地源。然而，边缘连接器456不必将存储器400连接到主 机装置以用于数据信号的I/O发射(例如，在存储器存取操作期间)，因为数据信号的I/O 发射可经由通过光纤406a、b的发射以光学方式执行，如上文详细描述。在一些实施例 中，去往/来自存储器400的数据发射仅经由光纤406a、b且不经由封装衬底452而执行。 换句话说，在一些实施例中，封装衬底452可仅将存储器400电耦合到电力/接地。
[0041] 在一些实施例中，根据本发明技术的存储器装置可包含可减少或消除对离散光纤(例 如，光纤406a、b)的需要的集成波导。举例来说，图5A是根据本发明技术的另一实施例 配置且具有电光衬底552的存储器装置550的部分示意性前视图。存储器装置550可包含 与上文参考图4详细描述的存储器装置450的特征大体类似的特征。举例来说，存储器装 置550包含耦合到电光衬底552的多个存储器500及边缘连接器556。
[0042] 图5B是图5A中展示的电光衬底552的一部分的横截面侧视图。参考图5B，电光衬底 包含电衬底(例如，PCB等等)562及电衬底562上的光学层(例如，光学布线层)564。电衬 底562可包含导电材料565(例如，导电迹线、通孔等等)的一个或多个层及本技术领域中 已知的电介质材料566。光学层564可包括由光学材料(例如，硅材料或化合物、聚合物、 电介质材料等等)的一或多个层形成的波导(例如，聚合物波导)。举例来说，一起参考图 5A及5B，光学层564可包含(i)第一(例如，接收)芯部分506a，(ii)第二(例如，发射)芯部 分506b，及(iii)包层部分568。图5A中为了清晰起见示意性地展示芯部分506a、b。在一 些实施例中，包层部分568可由一或多种材料形成，所述一或多种材料具有比用于形成 芯部分506a、b的材料低的折射率，使得通过光学层564发射的光信号基本上局限于芯部 分506a、b。在所图解说明实施例中，芯部分506a、b各自具有大体直线横截面形状，而 在其它实施例中，芯部分506a、b可具有其它横截面形状(例如，圆形、多边形、不规则 形、v形等等)。
[0043] 在一些实施例中，光学层564可通过光学光刻、激光直写、UV激光直接成像、纳米 压印光刻、蚊式方法(mosquito)(例如，针型液体微施配)及/或本技术领域中已知的其它 适合沉积及图案化方法来制作。在一些实施例中，光学层564可直接形成于电衬底562 上—举例来说，通过将光学材料的一或多个层直接沉积到电衬底562上且经由UV激光直 接成像或另一适合过程处理光学材料。在一些此类实施例中，光学层562加性地构建或 形成于电衬底562上，使得所述光学层不包含任何其它衬底(例如，预成形衬底)。在其它 实施例中，光学层564可为形成于单独衬底(例如，柔性衬底(例如，塑料膜片或卷)或刚 性衬底(例如，玻璃或硅))上且胶合或以其它方式贴附到电衬底562的单独结构。
[0044] 存储器500(i)光学耦合到光学层564的芯部分506a、b且(ii)电耦合到电衬底562的导电 材料565。在所图解说明实施例中，光学连接器558也光学耦合到光学层564的芯部分 506a、b。在操作中，芯部分506a、b界定存储器500的光学接收/发射路径，而电衬底562 可将电力提供到存储器500。以此方式，光学层564可减少对存储器装置550中的离散光 纤(例如，图4中展示的光纤406a、b)的需要。在一些实施例中，可使用短光纤来将存储 器500及/或光学连接器558光学耦合到光学层564的芯部分506a、b。在其它实施例中，存 储器500及/或光学连接器558可经由可形成于光学层564中的垂直光栅耦合件或经由其它 适合结构或组件直接光学耦合到光学层564。在一些实施例中，可使用光学透明环氧树 脂及/或折射率匹配的凝胶来封闭光学层564、存储器500及/或光学连接器558之间的间隙 (例如，将离散组件光学耦合)。在其它实施例中，可省略光学连接器558，及/或光学层 564可经延伸以提供到外部装置的光学耦合。举例来说，光学层564可包括聚合物波导， 所述聚合物波导具有比电衬底562长的长度，使得所述波导延伸超过电衬底562以使得所 述波导能够布线到且直接耦合到另一存储器装置或外部装置。
[0045] 在一些实施例中，去往/来自存储器500的数据发射仅经由光学层564且不经由电衬底 562而执行。换句话说，在一些实施例中，电衬底562仅将存储器500电耦合到电力/接地。
[0046] 图6是包含根据本发明技术的实施例配置的半导体封装及/或存储器装置的系统的示 意图。上文参考图1到5描述的前述半导体封装及/或存储器装置中的任一者可并入到大量 较大及/或较复杂的系统中的任一者中，所述系统的代表性实例是图6中示意性地展示的 系统690。系统690可包含存储器装置组合件600、电源692、驱动器694、处理器696及/ 或其它子系统及组件698。存储器装置组合件600可包含与上文参考图1到5描述的存储器 装置及半导体封装的那些特征大体类似的特征。所得系统690可执行各种各样的功能(例 如存储器存储、数据处理及/或其它适合功能)中的任一者。因此，代表性系统690可包含 但不限于手持式装置(例如，移动电话、平板计算机、数字读取器及数字音频播放器)、 计算机(例如，工作站、服务器等等)、交通工具、家用器具及其它产品。系统690的组件 可装纳于单个单元中或分布于多个经互连单元上(例如，通过通信网络)。系统690的组件 还可包含远程装置及各种各样的计算机可读媒体中的任一者。
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 具有集成的冷却装置的功率模块 | 2020-05-11 | 674 |
| 具有集成温度控制的电子灶台式加热器单元 | 2020-05-11 | 729 |
| 一种高效控制信令方法及系统 | 2020-05-12 | 120 |
| 时间提前值的管理 | 2020-05-13 | 396 |
| 带式供料器 | 2020-05-11 | 361 |
| 针对位置测量的载波选择 | 2020-05-12 | 827 |
| 鉴于多时隙操作的PUCCH冲突 | 2020-05-12 | 436 |
| 用于基于新无线电的车辆对万物环境中的超可靠低延迟通信的装置和方法 | 2020-05-12 | 456 |
| 旋转分配泵阵列以实现通过多个分配泵在多个电子基板上同时分配 | 2020-05-11 | 152 |
| 免许可资源分配 | 2020-05-12 | 966 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
QQ群二维码
意见反馈
意见反馈