磁存储装置
阅读：68发布：2020-05-13
专利汇可以提供磁存储装置专利检索，专利查询，专利分析的服务。并且实施方式提供一种能够进行稳定的读取动作的磁存储装置。实施方式的磁存储装置具备： 磁性 存储细线(MML)，该磁性存储细线是线性磁性体，且具有磁化方向可变的第1磁区及第2磁区； 磁阻效应 元件(11)，具有与第1磁区的磁化方向对应的第1 电阻 、或与第2磁区的磁化方向对应的第2电阻的任一者；以及读取 电路 (40)，将磁阻效应元件(11)具有的第1电阻、与磁阻效应元件(11)具有的第2电阻加以比较。读取电路(40)在第1电阻与第2电阻不变时，输出第1数据，在第1电阻与第2电阻不同时，输出第2数据。，下面是磁存储装置专利的具体信息内容。
1.一种磁存储装置，具备：
磁性线，该磁性线是线性磁性体，且具有磁化方向可变的第1磁区及第2磁区；
磁阻元件，具有与所述第1磁区的磁化方向对应的第1电阻、或与所述第2磁区的磁化方向对应的第2电阻的任一者；以及
读取电路，将所述磁阻元件具有的所述第1电阻、与所述磁阻元件具有的所述第2电阻加以比较；且
所述读取电路在所述第1电阻与所述第2电阻不变相同时，输出第1数据，在所述第1电阻与所述第2电阻不同时，输出第2数据。
2.根据权利要求1所述的磁存储装置，其中
所述读取电路在所述第1电阻与所述第2电阻的差为第1值以下时，输出所述第1数据，在所述第1电阻与所述第2电阻的差大于第1值时，输出所述第2数据。
3.根据权利要求1所述的磁存储装置，其中
所述磁阻元件具有由第1磁性层、第2磁性层、以及所述第1磁性层与所述第2磁性层间的非磁性层所形成的MTJ(magnetic tunnel junction，磁性隧道结)构造，且所述第2磁性层通过来自所述磁性线的所述第1磁区的磁感应而具有与所述第1磁区相同的磁化方向。
4.根据权利要求3所述的磁存储装置，其中
所述磁阻元件在所述第2磁性层的磁化方向与所述第1磁性层的磁化方向平行时，具有低电阻状态，
在所述第2磁性层的磁化方向与所述第1磁性层的磁化方向反平行时，具有比低电阻状态高的高电阻状态。
5.根据权利要求1所述的磁存储装置，其中
所述磁阻元件具有第1磁性层与非磁性层，
所述磁阻元件具有由所述磁性线的所述第1磁区、所述第1磁性层、以及所述第1磁区与所述第1磁性层间的所述非磁性层所形成的MTJ(magnetic tunnel junction)构造。
6.根据权利要求5所述的磁存储装置，其中
所述磁阻元件在所述第1磁区的磁化方向与所述第1磁性层的磁化方向平行时，具有低电阻状态，
在所述第1磁区的磁化方向与所述第1磁性层的磁化方向反平行时，具有比低电阻状态高的高电阻状态。
7.根据权利要求1所述的磁存储装置，其中
所述读取电路具备移位驱动器，使所述磁性线具有的所述第1磁区及第2磁区移位，所述磁性线的所述第1磁区配置在所述磁性线内的第1位置，
在所述读取电路读出与所述第1磁区的磁化方向对应的所述第1电阻之后，所述移位驱动器使所述第2磁区移位至所述第1位置。
8.根据权利要求1所述的磁存储装置，其中
所述读取电路具有：第1电路，读出所述磁阻元件的所述第1电阻及所述第2电阻；以及读出放大器，将由所述第1电路读出的所述第1电阻与所述第2电阻加以比较；且所述第1电路包含：第2电路，对所述磁阻元件供给或停止供给读取电流；电容器，蓄积与所述第1电阻或所述第2电阻的任一者对应的信号；以及第3电路，设定将所述信号蓄积到所述电容器的时序。
9.根据权利要求1所述的磁存储装置，其中
所述读取电路具有：第1电路，读出所述磁阻元件的所述第1电阻及所述第2电阻；以及读出放大器，将由所述第1电路读出的所述第1电阻与所述第2电阻加以比较；且所述第1电路包含：第2电路，对所述磁阻元件供给或停止供给读取电流；第1电容器，蓄积与所述第1电阻对应的信号；第2电容器，蓄积与所述第2电阻对应的信号；第3电路，设定将与所述第1电阻对应的信号蓄积到所述第1电容器的时序；以及第4电路，设定将与所述第
2电阻对应的信号蓄积到所述第2电容器的时序。
10.根据权利要求2所述的磁存储装置，其中
所述读取电路具有：第1电路，读出所述磁阻元件的所述第1电阻及所述第2电阻；以及读出放大器，将由所述第1电路读出的所述第1电阻与所述第2电阻加以比较；且所述读出放大器具有设定所述第1值的第1电路。
磁存储装置
[0001] [相关申请案]
技术领域
[0003] 实施方式涉及一种磁存储装置。
背景技术
[0005] 实施方式提供一种能够进行稳定的读取动作的磁存储装置。
[0006] 实施方式的磁存储装置具备：磁性线，该磁性线是线性磁性体，且具有磁化方向可变的第1磁区及第2磁区；磁阻元件，具有与所述第1磁区的磁化方向对应的第1电阻、或与所述第2磁区的磁化方向对应的第2电阻的任一者；以及读取电路，将所述磁阻元件具有的所述第1电阻、与所述磁阻元件具有的所述第2电阻加以比较；且所述读取电路在所述第1电阻与所述第2电阻不变时，输出第1数据，在所述第1电阻与所述第2电阻不同时，输出第2数据。
[0007] 也可为：所述读取电路在所述第1电阻与所述第2电阻的差为第1值以下时，输出所述第1数据，在所述第1电阻与所述第2电阻的差大于第1值时，输出所述第2数据。
[0008] 也可为：所述磁阻元件具有由第1磁性层、第2磁性层、以及所述第1磁性层与所述第2磁性层间的非磁性层所形成的MTJ(magnetic tunnel junction，磁性隧道结)构造，且所述第2磁性层通过来自所述磁性线的所述第1磁区的磁感应而具有与所述第1磁区相同的磁化方向。
[0009] 也可为：所述磁阻元件在所述第2磁性层的磁化方向与所述第1磁性层的磁化方向平行时，具有低电阻状态，在所述第2磁性层的磁化方向与所述第1磁性层的磁化方向反平行时，具有比低电阻状态高的高电阻状态。
[0010] 也可为：所述磁阻元件具有第1磁性层与非磁性层，所述磁阻元件具有由所述磁性线的所述第1磁区、所述第1磁性层、以及所述第1磁区与所述第1磁性层间的所述非磁性层所形成的MTJ(magnetic tunnel junction)构造。
[0011] 也可为：所述磁阻元件在所述第1磁区的磁化方向与所述第1磁性层的磁化方向平行时，具有低电阻状态，在所述第1磁区的磁化方向与所述第1磁性层的磁化方向反平行时，具有比低电阻状态高的高电阻状态。
[0012] 也可为：所述读取电路具备移位驱动器，使所述磁性线具有的所述第1磁区及第2磁区移位，所述磁性线的所述第1磁区配置在所述磁性线内的第1位置，在所述读取电路读出与所述第1磁区的磁化方向对应的所述第1电阻之后，所述移位驱动器使所述第2磁区移位至所述第1位置。
[0013] 也可为：所述读取电路具有：第1电路，读出所述磁阻元件的所述第1电阻及所述第2电阻；以及读出放大器，将由所述第1电路读出的所述第1电阻与所述第2电阻加以比较；且所述第1电路包含：第2电路，对所述磁阻元件供给或停止供给读取电流；电容器，蓄积与所述第1电阻或所述第2电阻的任一者对应的信号；以及第3电路，设定将所述信号蓄积到所述电容器的时序。
[0014] 也可为：所述读取电路具有：第1电路，读出所述磁阻元件的所述第1电阻及所述第2电阻；以及读出放大器，将由所述第1电路读出的所述第1电阻与所述第2电阻加以比较；且所述第1电路包含：第2电路，对所述磁阻元件供给或停止供给读取电流；第1电容器，蓄积与所述第1电阻对应的信号；第2电容器，蓄积与所述第2电阻对应的信号；第3电路，设定将与所述第1电阻对应的信号蓄积到所述第1电容器的时序；以及第4电路，设定将与所述第2电阻对应的信号蓄积到所述第2电容器的时序。
[0015] 也可为：所述读取电路具有：第1电路，读出所述磁阻元件的所述第1电阻及所述第2电阻；以及读出放大器，将由所述第1电路读出的所述第1电阻与所述第2电阻加以比较；且所述读出放大器具有设定所述第1值的第1电路。
[0017] 图1是表示第1实施方式的磁存储装置的构成的框图。
[0018] 图2是表示第1实施方式的存储单元阵列的电路构成的图。
[0019] 图3是表示第1实施方式的存储单元阵列的构成的一例的立体图。
[0020] 图4是表示第1实施方式的磁性存储细线具有的磁区及信息存储方法的图。
[0021] 图5(a)～(r)是表示对第1实施方式的磁性存储细线的写入及读取的顺序的图。
[0022] 图6(a)～(d)是对第1实施方式的磁性存储细线的读取的概略图。
[0023] 图7(a)～(d)是表示第1实施方式的磁存储装置的读取方法的图。
[0024] 图8(a)～(d)是表示第1实施方式的磁存储装置的读取方法的图。
[0025] 图9是表示第1实施方式的读取电路的构成的电路图。
[0026] 图10是表示第1实施方式的读出放大器的构成的电路图。
[0027] 图11是表示第1实施方式的读取动作的流程图。
[0028] 图12是第1实施方式的读取动作的各信号的时序图。
[0029] 图13是表示第2实施方式的读取电路的构成的电路图。
[0030] 图14是表示第2实施方式的变化例的读取电路的构成的电路图。
[0031] 图15是表示第2实施方式的另一变化例的读取电路的构成的电路图。
[0032] 图16是表示第2实施方式的读出放大器的构成的电路图。
[0033] 图17是表示第2实施方式的读取动作的流程图。
[0034] 图18是第2实施方式的读取动作的各信号的时序图。
[0035] 图19是表示配置着第1及第2实施方式的磁存储装置的存储芯片的图。
[0036] 图20是表示搭载着存储芯片的SSD(Solid state drive，固态驱动器)的图。
具体实施方式
[0037] 以下，参考附图对实施方式进行说明。在以下的说明中，对具有相同的功能及构成的构成要素标注相同符号。另外，以下所示的各实施方式是例示用以将该实施方式的技术思想具体化的装置或方法，并不是将构成零件的材质、形状、构造、配置等特定为以下所述的情况。
[0038] 各功能块可作为将硬件、电脑软件的任一者或两者组合而成来实现。各功能块并非必须如以下示例般进行区分。例如，一部分功能也可通过与例示的功能块不同的其他功能块而实现。进而，也可将例示的功能块分割成更细的功能子块。
[0039] [1]第1实施方式
[0040] 对第1实施方式的磁存储装置进行说明。该磁存储装置也称为磁壁移动存储器。
[0041] [1-1]磁存储装置的构成
[0042] 使用图1对第1实施方式的磁存储装置的构成进行说明。图1是表示第1实施方式的磁存储装置的构成的框图。磁存储装置1具备存储单元阵列10、字线(WL)解码器20、位线(BL)解码器30、读取电路40、移位驱动器50、场力线(FL)驱动器60、以及控制器70。
[0043] 存储单元阵列10具有多个磁性存储细线(或磁性细线)。磁性存储细线包含用以存储数据的多个磁区(或磁壁)。磁性存储细线排列成行列状。磁性存储细线电连接在字线WL与位线BL之间。关于磁性存储细线的详情将在以下叙述。
[0044] 字线解码器20根据行地址而从多条字线WL中选择1条字线。位线解码器30根据列地址而从多条位线BL中选择1条位线。读取电路40具有读出放大器，从存储单元阵列10内的磁性存储细线进行数据的读取。移位驱动器50在读取动作中，施加使磁性存储细线内的磁区(或磁壁)移动的电压。即，输出使排列在磁性存储细线的各磁区移位的偏移电流。场力线驱动器60在写入时，使电流流过场力线，从场力线产生与写入数据对应的感应磁场。
[0045] [1-1-1]存储单元阵列10的构成
[0046] 接下来，使用图2对第1实施方式的存储单元阵列10的电路构成进行说明。图2是表示存储单元阵列10的电路构成的图。
[0047] 磁性存储细线MML电连接在字线WL与位线BL之间。磁性存储细线MML的一端依次经由磁阻效应元件(或电阻变化元件、可变电阻元件)11、及选择元件12而连接于字线WL。即，磁性存储细线MML的一端连接于磁阻效应元件11的一端，磁阻效应元件11的另一端连接于选择元件12的一端。选择元件12的另一端连接于字线WL。进而，磁性存储细线MML的另一端连接于位线BL。
[0048] 磁阻效应元件11例如包含电阻根据磁化状态而变化的MTJ(magnetic tunnel junction)元件。选择元件12例如包含施加阈值电压以上的电压后成为低电阻状态、且施加低于阈值电压的电压后成为高电阻状态的元件。选择元件12例如也可为两端子间切换元件。例如，在施加到两端子间的电压为阈值以下的情况下，该切换元件为“高电阻”状态，例如为电性非导通状态。另外，在施加到两端子间的电压为阈值以上的情况下，切换元件为“低电阻”状态，例如具有电性导通状态。切换元件也可构成为不论电压的极性如何均能实现上述功能。该切换元件中，包含选自由Te、Se及S所组成的群中的至少1种以上的硫属元素。或也可包含含有所述硫属元素的化合物即硫属化物。除此之外，该切换元件也可包含选自由B、Al、Ga、In、C、Si、Ge、Sn、As、P、Sb所组成的群中的至少1种以上的元素。
[0049] 例如，排列在第1方向的多个磁性存储细线MML、磁阻效应元件11及选择元件12在选择元件12的另一端连接于同一字线WL。另一方面，排列在与第1方向交叉的第2方向的多个磁性存储细线MML、磁阻效应元件11及选择元件12在磁性存储细线MML的另一端连接于同一位线BL。
[0050] 图3是表示存储单元阵列10的构成的一例的立体图。在图3中，将彼此正交的两方向设为X方向及Y方向，将相对于所述X方向及Y方向(XY面)正交、且磁性存储细线MML延伸的方向设为Z方向。
[0051] 沿Y方向延伸的位线BL在X方向上排列数个。在位线BL上，沿Z方向排列着磁性存储细线MML、磁阻效应元件11、及选择元件12。磁阻效应元件11例如由MTJ元件构成。MTJ元件包含磁性层11R、非磁性层11N、及磁性层11S。关于MTJ元件的详情将在以下叙述。
[0052] 详细叙述存储单元阵列10的构成，在位线BL上设置着磁性存储细线MML。在磁性存储细线MML上设置着磁性层11S。磁性层11S沿Y方向仅延伸某距离，在延伸的磁性层11S上依次设置着非磁性层11N及磁性层11R。在磁性层11R上，隔着选择元件12设置着字线WL。
[0053] 设置在Z方向的磁性存储细线MML、磁阻效应元件11、及选择元件12以行列状排列在X及Y方向。在排列在X方向的选择元件12上设置着字线WL。进而，在磁性层11S上设置着场力线FL。场力线FL以穿过在X方向及Y方向邻接的磁阻效应元件11之间的方式在X方向上配置成锯齿状。
[0054] 以下，对MTJ元件详细叙述。MTJ元件包含磁性层11R、非磁性层11N、及磁性层11S。在磁性层11R与磁性层11S间配置着非磁性层11N。磁性层11R作为参考层发挥功能，磁性层
11S作为存储层发挥功能。非磁性层11N作为隧道势垒发挥功能。此外，MTJ元件也可包含另外的层。
11S作为存储层发挥功能。非磁性层11N作为隧道势垒发挥功能。此外，MTJ元件也可包含另外的层。
[0055] 磁性层(存储层)11S在沿着某轴的方向上磁化。例如，磁性层11S的磁化沿着相对于层11S、11R、及11N的边界面平行的方向而稳定进行。磁性层11S的磁化方向能够根据磁性存储细线MML具有的磁区的磁化方向而反转。
[0056] 磁性层(参考层)11R具有方向固定或不变的磁化，例如具有比磁性层(存储层)11S的矫顽磁力大的矫顽磁力。所谓磁性层11R的磁化方向“固定”或“不变”是指磁性层11R的磁化方向不会根据使磁性层(存储层)11S的磁化反转的磁性存储细线MML的磁区的磁化方向而反转。
[0057] 磁性层11R、非磁性层11N、及磁性层11S的组表示磁阻效应。具体而言，如果磁性层11S的磁化方向与磁性层11R的磁化方向平行及反平行，那么MTJ元件分别表示最小及最大的电阻值。磁阻效应元件(MTJ元件)11在磁性层(存储层)11S与磁性层(参考层)11R的磁化方向的相对关系为平行时可取低电阻状态，为反平行时可取高电阻状态。
[0058] [1-1-2]磁性存储细线的构成与信息存储方法
[0059] 接下来，使用图4对第1实施方式的磁性存储细线MML的构成与信息存储方法进行说明。图4是表示图3所示的1个磁性存储细线MML的沿着A-A’线的截面构造、与磁性存储细线MML具有的磁区(或磁化状态)的一例、及使用这些磁区的信息存储方法的图。
[0060] 磁存储装置具备的磁性存储细线MML例如包含如图3所示的沿着Z方向延伸的线性强磁性体。线性强磁性体例如可为如图4所示中央部中空的筒状(例如圆筒状)，或也可为中央部无中空的形状。强磁性体沿着Z方向具有多个磁区。例如，磁性存储细线MML在圆筒状的磁性薄膜的截面沿着Z方向具有磁区M1、M2、M3、...。
[0061] 各磁区能够保持一方向、或与一方向相反的方向的磁化(或磁化状态)。如图4所示，各磁区具有从圆筒的外侧以N极、S极的顺序形成的磁化方向、及与此相反从圆筒的外侧以S极、N极的顺序形成的磁化方向。将磁区与磁区之间的边界称为磁壁。此外，各磁区的磁化方向可为相对于磁性存储细线MML延伸的Z方向垂直的方向(垂直磁化膜)，或也可为磁性存储细线MML延伸的Z方向(面内磁化膜)。
[0062] 在Z方向上，在邻接的2个磁区的磁化方向相同的情况下，设为存储第1数据。另一方面，在邻接的2个磁区的磁化方向不同的情况下，设为存储与第1数据不同的第2数据。例如，因为磁区M1与磁区M2的磁化方向相同，所以存储“0”。另一方面，因为磁区M2与磁区M3的磁化方向不同，所以存储“1”。此外，在如磁区M1与磁区M2间那样磁化方向相同的情况下，磁区M1与磁区M2间不存在磁壁。
[0063] [1-2]写入及读取动作
[0064] 接下来，对第1实施方式的磁存储装置的写入及读取动作进行说明。在数据的读取及写入中，使读取或写入的对象的磁区移位至用于读取或写入的机构的位置(以下，记作读取位置或写入位置)。即，以使读取或写入的对象磁区移动至读取位置或写入位置的方式，使磁区间的磁壁移位。磁壁的移位例如通过使电流流过磁性存储细线MML而进行。
[0065] 图5是表示对磁性存储细线MML的写入及读取的顺序的图。在此，表示写入及读取的概念性顺序。
[0066] 首先，叙述写入的顺序。在写入中，如果从图5的(a)所示的写入前的状态如(b)所示由写入单元写入“0”，那么在磁性存储细线MML的第1个磁区间被写入“0”。接下来，如(c)所示，如果由写入单元写入“1”，那么在磁性存储细线MML的第1个磁区间的“0”移位至第2个磁区间，且第1个磁区间被写入“1”。进而，如(d)所示，如果由写入单元写入“0”，那么磁性存储细线MML的第2个磁区间的“0”移位至第3个磁区间，第1个磁区间的“1”移位至第2个磁区间，且第1个磁区间被写入“0”。
[0067] 之后的写入也同样地，如(e)～(i)所示，将先写入的数据朝离开写入位置的方向移位，将数据写入至第1个磁区间。
[0068] 接下来，叙述读取的顺序。图6是对磁性存储细线MML的读取的概略图。在读取中，如图5的(j)所示，使读取电流流过磁性存储细线MML，由读取单元读取存储在磁性存储细线MML的第1个磁区间中的“1”。
[0069] 接下来，如图6的(a)所示，使偏移电流流过磁性存储细线MML，使磁性存储细线MML内的磁区朝靠近读取位置的方向移位。由此，如图5的(k)所示，例如，在读取前存在于第2个磁区间的“0”移位至第1个磁区间，存在于第3个磁区间的“1”移位至第2个磁区间。接着，如图5的(k)及图6的(b)所示，使读取电流流过磁性存储细线MML，由读取单元读取存储在磁性存储细线MML的第1个磁区间中的“0”。
[0070] 接下来，如图6的(c)所示，使偏移电流流过磁性存储细线MML，使磁性存储细线MML内的磁区朝靠近读取位置的方向移位。由此，如图5的(l)所示，例如，在图5的(k)所示的读取中，存在于第2个磁区间的“1”移位至第1个磁区间，存在于第3个磁区间的“0”移位至第2个磁区间。接着，如图5的(l)及图6的(d)所示，使读取电流流过磁性存储细线MML，由读取单元读取存在于磁性存储细线MML的第1个磁区间中的“1”。
[0071] 之后的读取也同样地，如(m)～(r)所示，使磁性存储细线MML内的各磁区(或各磁壁)朝靠近读取位置的方向移位，读取存储在第1个磁区间的数据。
[0072] [1-2-1]读取动作
[0073] 接下来，使用图7对第1实施方式的磁存储装置的读取方法的概要进行说明。图7是表示磁存储装置的读取方法的图，概略地表示磁阻效应元件(例如，MTJ元件)11与磁性存储细线MML。
[0074] 以使磁性层11S通过从存在于读取位置RP的磁区至磁阻效应元件11的磁性层11S的磁感应(或感应磁场)而具有与读取位置RP的磁区相同的磁化方向的方式，设定磁阻效应元件11的磁性层11S与读取位置RP的位置关系。
[0075] 在图7的(a)所示的初始状态下，在读取位置RP配置着磁区M1，且在离开读取位置RP的方向上，依次配置着磁区M2、M3、M4、M5。此时，磁性层11S通过来自配置在读取位置RP的磁区M1的磁感应而保持与磁区M1相同的磁化方向。由此，磁阻效应元件11的磁性层11S保持与磁性层11R平行的(相同方向的)磁化方向。由此，磁阻效应元件11的电阻成为低电阻，读取电路40读出磁阻效应元件11为低电阻状态。
[0076] 接下来，如图7的(b)所示，使磁性存储细线MML内的磁区朝读取位置RP的方向移位，在读取位置RP设定磁区M2。磁性层11S通过来自配置在读取位置RP的磁区M2的磁感应而保持与磁区M2相同的磁化方向。由此，磁性层11S保持与磁性层11R平行的磁化方向。由此，与图7的(a)的情况同样地，磁阻效应元件11的电阻成为低电阻，读取电路40读出磁阻效应元件11为低电阻状态。
[0077] 如此，当图7的(a)所示的第1次读出、与图7的(b)所示的第2次读出均为低电阻状态的情况下，读取电路40例如输出“0”。即，输出“0”作为存储在磁区M1与M2的数据。此外，在此对第1次与第2次的读出均为低电阻状态的情况进行了说明，但即使在第1次与第2次的读出均为高电阻状态的情况下，读取电路40也输出“0”。
[0078] 接下来，如图7的(c)所示，使磁性存储细线MML内的磁区朝读取位置RP的方向移位，在读取位置RP设定磁区M3。磁性层11S通过来自配置在读取位置RP的磁区M3的磁感应而保持与磁区M3相同的磁化方向。由此，磁性层11S保持与磁性层11R反平行的(相反方向的)磁化方向。由此，磁阻效应元件11的电阻成为高电阻，读取电路40读出磁阻效应元件11为高电阻状态。
[0079] 如此，在图7的(b)所示的第2次读出、与图7的(c)所示的第3次读出为不同的电阻状态的情况下，读取电路40例如输出“1”。即，输出“1”作为存储在磁区M2与M3的数据。
[0080] 接下来，如图7的(d)所示，使磁性存储细线MML内的磁区朝读取位置RP的方向移位，在读取位置RP设定磁区M4。磁性层11S通过来自配置在读取位置RP的磁区M4的磁感应而保持与磁区M4相同的磁化方向。由此，磁性层11S保持与磁性层11R平行的磁化方向。由此，磁阻效应元件11的电阻成为低电阻，读取电路40读出磁阻效应元件11为低电阻状态。
[0081] 如此，在图7的(c)所示的第3次读出、与图7的(d)所示的第4次读出为不同的电阻状态的情况下，读取电路40例如输出“1”。即，输出“1”作为存储在磁区M3与M4的数据。
[0082] 一实施方式的读取方法中，在前一次读取的电阻状态、与当前读取的电阻状相同的情况下，判定为第1数据(例如，“0”)。另一方面，在前一次读取的电阻状态、与当前读取的电阻状态不同的情况下，判定为第2数据(例如，“1”)。即，在连续的2次读取中，当读出均为低电阻状态或均为高电阻状态的情况下，判定为第1数据，在读出不同的电阻状态的情况下，判定为第2数据。换句话说，读出相对于磁性存储细线MML内相接的2个磁区的磁阻效应元件11的电阻，在磁阻效应元件11的电阻未变化的情况下，判定为第1数据，在磁阻效应元件11的电阻已变化的情况下，判定为第2数据。
[0083] 接下来，使用图8对第1实施方式的读取方法进行说明。图8概略地表示磁阻效应元件(例如，MTJ元件)细线MML。
[0084] 在图8所示的机构中，替换图7所示的磁阻效应元件11的磁性层(存储层)11S而配置磁性存储细线MML的磁区。即，图7所示的磁性层11S的位置成为读取位置RP，且在读取位置RP配置磁性存储细线MML的读取的对象磁区。由此，配置在读取位置RP的磁区作为磁阻效应元件11的存储层而发挥功能。
[0085] 如果配置在读取位置RP的磁区具有与磁性层11R平行的(相同方向的)磁化方向，那么磁阻效应元件11的电阻成为低电阻。读取电路40读出磁阻效应元件11为低电阻状态。
[0086] 另一方面，如果配置在读取位置RP的磁区具有与磁性层11R反平行的(相反方向的)磁化方向，那么磁阻效应元件11的电阻成为高电阻。读取电路40读出磁阻效应元件11为高电阻状态。
[0087] 其他磁性存储细线MML的磁区的移位、基于磁阻效应元件11的电阻状态的数据的判定等与所述图7所示的读取方法相同。
[0088] 接下来，对第1实施方式的磁存储装置的读取动作的详情进行说明。首先，对读取动作中使用的读取电路40进行叙述。
[0089] 图9是表示第1实施方式的读取电路的构成的电路图。读取电路40具备电容器C1、读出放大器46、均衡电路41、多路复用器(Mux)42、p信道型MOS晶体管(以下，记为pMOS晶体管)PT1、PT2、以及n信道型MOS晶体管(以下，记为nMOS晶体管)NT1、NT2。
[0090] 以下，叙述图9所示的读取电路的电路连接。读出放大器46的第1输入端子连接于电容器C1的第1电极、pMOS晶体管PT1的栅极、以及均衡电路41的第1端子。读出放大器46的第2输入端子连接于pMOS晶体管PT1的漏极、nMOS晶体管NT1的漏极、以及均衡电路41的第二端子。nMOS晶体管NT1的源极经由nMOS晶体管NT2而连接于pMOS晶体管PT2的漏极、以及多路复用器42的输入端子。对电容器C1的第2电极、及pMOS晶体管PT1的源极供给电源电压VDD。进而，对pMOS晶体管PT2的源极供给偏移电压VS。
[0091] 对pMOS晶体管PT2的栅极输入移位信号SFTn。对nMOS晶体管NT1的栅极输入箝位信号VCLMP，对nMOS晶体管NT2的栅极输入读使能信号RE。对均衡电路41的晶体管的栅极输入均衡信号EQ、EQn。从读出放大器46将输出信号DOUT输出。此外，标在信号的符号后的“n”表示行主动信号。
[0092] 另外，多路复用器42的输出端子经由磁阻效应元件11、以及磁性存储细线MML而连接于基准电压端VSS。
[0093] 在读取电路40中，读出放大器46的前段的电路是作为读出磁阻效应元件11所具有的电阻状态的前置放大器而发挥功能。前置放大器使电容器C1蓄积与磁阻效应元件11的电阻状态对应的状态信号。
[0094] 图10是表示读取电路40的读出放大器46的构成的电路图。读出放大器46具备pMOS晶体管PT11～PT18、nMOS晶体管NT11～NT16、以及或门电路43。
[0095] 以下，叙述图10所示的读出放大器46的电路连接。
[0096] 对pMOS晶体管PT11的源极供给电源电压VDD。pMOS晶体管PT11的漏极连接于nMOS晶体管NT11的漏极及栅极。nMOS晶体管NT11的源极连接于基准电压端VSS。
[0097] 对pMOS晶体管PT12、PT13的源极供给电源电压。pMOS晶体管PT12的漏极连接于nMOS晶体管NT12的漏极、pMOS晶体管PT13的漏极、pMOS晶体管PT14及nMOS晶体管NT13的栅极。nMOS晶体管NT12的源极连接于基准电压端VSS。
[0098] 对pMOS晶体管PT14的源极供给电源电压VDD。pMOS晶体管PT14的漏极输入至nMOS晶体管NT13的漏极、及或门电路43的第1输入端子。nMOS晶体管NT13的源极连接于基准电压端VSS。
[0099] 对pMOS晶体管PT15的源极供给电源电压VDD。pMOS晶体管PT15的漏极连接于nMOS晶体管NT14的漏极及栅极。nMOS晶体管NT14的源极连接于基准电压端VSS。
[0100] 对pMOS晶体管PT16、PT17的源极供给电源电压VDD。pMOS晶体管PT16的漏极连接于nMOS晶体管NT15的漏极、pMOS晶体管PT17的漏极、pMOS晶体管PT18及nMOS晶体管NT16的栅极。nMOS晶体管NT15的源极连接于基准电压端VSS。
[0101] 对pMOS晶体管PT18的源极供给电源电压VDD。pMOS晶体管PT18的漏极输入至nMOS晶体管NT16的漏极、及或门电路43的第2输入端子。nMOS晶体管NT16的源极连接于基准电压端VSS。
[0102] pMOS晶体管PT11、PT16的栅极相当于读出放大器46的第1输入端子。对pMOS晶体管PT11、PT16的栅极输入电压VSAMP。pMOS晶体管PT12、PT15的栅极相当于读出放大器46的第2输入端子。对pMOS晶体管PT12、PT15的栅极输入状态信号VEVAL。对pMOS晶体管PT13、PT17的栅极输入偏移电压VOFST。进而，从或门电路43的输出端子输出信号DOUT。
[0103] 此外，输入偏移电压VOFST的pMOS晶体管PT13、PT17是为了修正因元件的温度特性及制造的不均等而在比较状态信号时产生的错误而设置。具体而言，读出放大器46在状态信号VEVAL与电压VSAMP的差为阈值电压以下时例如输出“L”，在上述差大于阈值电压时例如输出“H”。偏移电压VOFST设定此时的阈值电压。
[0104] 接下来，使用图11叙述第1实施方式的读取动作的概要。图11是表示读取动作的流程图。该读取动作是由控制器70执行。
[0105] 根据读取位置RP的磁区M1的磁化方向，磁阻效应元件(例如，MTJ元件)11的电阻变化为低电阻状态或高电阻状态。将与根据该磁区M1的磁化方向而变化的磁阻效应元件11的电阻对应的状态信号VEVAL采样到电容器C1(步骤S1)。
[0106] 接下来，使磁区(或磁壁)移位，更新存在于读取位置RP的磁区。例如，如上所述，分别将磁区M2移位至读取位置RP，将磁区M3移位至磁区M2的位置(步骤S2)。
[0107] 接下来，获得与根据磁区M2的磁化方向而变化的磁阻效应元件11的电阻对应的状态信号VEVAL。接着，将与移位至读取位置RP的磁区M2对应的状态信号、与蓄积在电容器C1的状态信号(前1个磁区M1的状态信号)加以比较，且根据比较结果而读取存储在磁区M1与磁区M2间的位信息(步骤S3)。
[0108] 接下来，判定是否已读取最后的位信息(步骤S4)。在未读取最后的位信息的情况下(No)，返回至步骤S1，反复执行步骤S1以后的动作。另一方面，在已读取最后的位信息的情况下(Yes)，结束读取动作。
[0109] 接下来，使用图12对读取动作的详情进行叙述。图12是读取动作的各信号的时序图。此外，省略记载箝位信号VCLMP。
[0110] 首先，移位信号SFTn、读使能信号RE、以及均衡信号EQ全部设为无效。即，移位信号SFTn成为“H”，读使能信号RE及均衡信号EQ成为“L”。
[0111] 在此，在时刻T1之前，激活读使能信号RE(例如“H”)。由此，获得与根据磁区M1的磁化方向而变化的磁阻效应元件11的电阻对应的状态信号VEVAL。接着，在时刻T1，激活均衡信号EQ(例如“H”)。由此，均衡电路41成为导通状态，电压VSAMP成为与状态信号VEVAL相等电位。
[0112] 接下来，在时刻T2，将均衡信号EQ设为无效(例如“L”)。由此，均衡电路41成为断路状态，将电压VSAMP采样到电容器C1。
[0113] 接下来，将读使能信号RE设为无效(例如“L”)。进而，在时刻T3，激活移位信号SFTn(例如“L”)。由此，偏移电流流过磁性存储细线MML中，且磁性存储细线MML内的磁区朝读取位置RP的方向移位。该结果，磁区M2移位至读取位置RP。
[0114] 接下来，将移位信号SFTn设为无效(例如“H”)之后，在时刻T4，激活读使能信号RE(例如“H”)。由此，根据移位至读取位置RP的磁区M2的磁化方向，磁阻效应元件11的电阻变化为低电阻状态或高电阻状态。该结果，获得与磁阻效应元件11的电阻对应的状态信号VEVAL。然后，读出放大器46将状态信号VEVAL与电压VSAMP加以比较，且根据比较结果由信号DOUT输出数据D1。在状态信号VEVAL与电压VSAMP大致相等的情况下，即，在状态信号VEVAL与电压VSAMP的差为阈值电压以下的情况下，读出放大器46输出“L”。另一方面，在状态信号VEVAL与电压VSAMP不同的情况下，即，在状态信号VEVAL与电压VSAMP的差大于阈值电压的情况下，读出放大器46输出“H”。
[0115] 之后，在时刻T5～T8、以及时刻T9～T12，执行与所述的时刻T1～T4相同的动作，将状态信号VEVAL与电压VSAMP加以比较，且根据比较结果由信号DOUT分别输出数据D2、D3。
[0116] [1-3]第1实施方式的效果
[0117] 根据第1实施方式，可提供一种能够进行稳定的读取动作的磁存储装置。
[0118] 以下，对第1实施方式的效果进行详细叙述。第1实施方式的磁存储装置具备磁性存储细线MML、磁阻效应元件11、以及读取电路40。磁性存储细线MML是线性磁性体，且沿着磁性体延伸的方向具有包含邻接的第1磁区及第2磁区的多个磁区。多个磁区的磁化方向可变。磁阻效应元件11具有与第1磁区的磁化方向对应的第1电阻、或与第2磁区的磁化方向对应的第2电阻的任一者。读取电路40读出磁阻效应元件11所具有的第1电阻与第2电阻，并将第1电阻与第2电阻加以比较。读取电路40在第1电阻与第2电阻不变时，输出第1数据，在第1电阻与第2电阻不同时(或已变化时)，输出第2数据。
[0119] 在第1实施方式中，检测出与同一磁性存储细线MML内邻接的第1磁区与第2磁区对应的电阻状态不变还是不同。根据与邻接的2个磁区对应的各个电阻状态是不变还是已变化来判定由邻接的2个磁区所存储的数据，而不是根据与各磁区对应的电阻状态来判定存储在各磁区的数据。如此，根据第1实施方式，因为检测出电阻状态是否有变化，所以能够抵抗磁性存储细线MML具有的磁区的磁化不均的稳定的读取动作。
[0120] [2]第2实施方式
[0121] 第2实施方式中，使用其他读取电路，从与磁区的磁化方向对应的电阻读取数据。以下，主要对与所述第1实施方式的不同点进行叙述。
[0122] [2-1]读取动作
[0123] 对第2实施方式的磁存储装置1的读取动作进行说明。首先，对读取动作中使用的读取电路40进行叙述。
[0124] 图13是表示第2实施方式的读取电路的构成的电路图。读取电路40具备电容器C11、C12、读出放大器47、通道晶体管44、45、多路复用器42、PMOS晶体管PT2、PT21、以及nMOS晶体管NT2。
[0125] 以下，叙述图13所示的读取电路的电路连接。读出放大器47的第1输入端子连接于电容器C11的第1电极、通道晶体管44的第1端子。读出放大器47的第2输入端子连接于电容器C12的第1电极、通道晶体管45的第1端子。
[0126] pMOS晶体管PT21的漏极连接于通道晶体管44、45的第二端子。pMOS晶体管PT21的漏极另外经由nMOS晶体管NT2而连接于pMOS晶体管PT2的漏极、以及多路复用器42的输入端子。
[0127] 对电容器C11，C12的第2电极、以及pMOS晶体管PT21的源极供给电源电压VDD。进而，对pMOS晶体管PT2的源极供给偏移电压VS。
[0128] 对pMOS晶体管PT2的栅极输入移位信号SFTn。对通道晶体管44的栅极分别输入采样信号SMP1、SMP1n。对通道晶体管45的栅极分别输入采样信号SMP2、SMP2n。对nMOS晶体管NT2的栅极输入读使能信号RE。对pMOS晶体管PT21的栅极输入加载信号VLOAD。将读出放大器47的第1输入端子的电压记作VSMP1，将读出放大器47的第2输入端子的电压记作VSMP2。进而，从读出放大器47将输出信号DOUT输出。
[0129] 在读取电路40中，读出放大器47的前段的电路是作为读出磁阻效应元件11所具有的电阻状态的前置放大器而发挥功能。前置放大器使电容器C11及C12蓄积与磁阻效应元件11的电阻状态对应的状态信号。
[0130] 另外，输入加载信号VLOAD的pMOS晶体管PT21进行定电流控制，使读取电流固定。因此，可防止过剩的电流流过选择元件12、磁阻效应元件11、以及磁性存储细线MML。进而，图13所示的电路中，与下述的图14及图15所示的电路相比，可削减nMOS晶体管NT1，故而能够减少电路面积。
[0131] 图14是表示变化例的读取电路的构成的电路图。该变化例是在图13所示的电路中，在pMOS晶体管PT21的漏极与nMOS晶体管NT2的漏极之间连接着nMOS晶体管NT1的例。对nMOS晶体管NT1的栅极输入箝位信号VCLMP。其他构成与图13所示的构成相同。
[0132] 输入加载信号VLOAD的pMOS晶体管PT21进行定电流控制，使读取电流固定。输入箝位信号VCLMP的nMOS晶体管NT1进行定电压控制。因此，可防止过剩的电流及电压印加到选择元件12、磁阻效应元件11、以及磁性存储细线MML。
[0133] 图15是表示另一变化例的读取电路的构成的电路图。该变化例是替换图14所示的电路中输入至pMOS晶体管PT21的栅极的加载信号VLOAD，将pMOS晶体管PT21的栅极连接于其漏极。其他构成与图14所示的构成相同。
[0134] 输入箝位信号VCLMP的nMOS晶体管NT1进行定电压控制。因此，可防止过剩的电压施加到选择元件12、磁阻效应元件11、以及磁性存储细线MML。
[0135] 图16是表示第2实施方式的读取电路40的读出放大器47的构成的电路图。该读出放大器47在图10所示的电路中，对pMOS晶体管PT11的栅极输入电压VSMP1，对pMOS晶体管PT12的栅极输入电压VSMP2。进而，对pMOS晶体管PT15的栅极输入电压VSMP2，对pMOS晶体管PT16的栅极输入电压VSMP1。其他构成与图10所示的构成相同。
[0136] 接下来，使用图17叙述第2实施方式的读取动作的概要。图17是表示读取动作的流程图。该读取动作是由控制器70执行。
[0137] 根据读取位置RP的磁区M1的磁化方向，磁阻效应元件11的电阻变化为低电阻状态或高电阻状态。将与根据该磁区M1的磁化方向而变化的磁阻效应元件11的电阻对应的状态信号VEVAL采样到电容器C11(步骤S11)。
[0138] 接下来，使磁区(或磁壁)移位，更新存在于读取位置RP的磁区。例如，如上所述，分别将磁区M2移位至读取位置RP，将磁区M3移位至磁区M2的位置(步骤S12)。
[0139] 由此，磁阻效应元件11的电阻根据移位至读取位置RP的磁区M2的磁化方向而变化为低电阻或高电阻。将与根据该磁区M2的磁化方向而变化的磁阻效应元件11的电阻对应的状态信号VEVAL采样到电容器C12(步骤S13)。
[0140] 接下来，将蓄积在电容器C11的状态信号(前1个磁区M1的状态信号)、与蓄积在电容器C12的状态信号(当前的磁区M2的状态信号)加以比较，且根据比较结果而读取存储在磁区M1与磁区M2间的位信息(步骤S14)。
[0141] 接下来，判定是否已读取最后的位信息(步骤S15)。在未读取最后的位信息的情况下(No)，进入至步骤S16，执行步骤S16以后的处理。另一方面，在已读取最后的位信息的情况下(Yes)，结束读取动作。
[0142] 在步骤S16中，使磁区移位，更新存在于读取位置RP的磁区。例如，在步骤S12之后，分别将磁区M3移位至读取位置RP，将磁区M4移位至磁区M3的位置(步骤S16)。
[0143] 由此，根据移位至读取位置RP的磁区M3的磁化方向，磁阻效应元件11的电阻变化为低电阻或高电阻。将与根据该磁区M3的磁化方向而变化的MTJ元件11的电阻对应的状态信号VEVAL采样到电容器C11(步骤S17)。
[0144] 接下来，将蓄积在电容器C12的状态信号(前1个磁区M2的状态信号)、与蓄积在电容器C11的状态信号(当前的磁区M3的状态信号)加以比较，且根据比较结果而读取存储在磁区M2与磁区M3间的位信息(步骤S18)。
[0145] 接下来，判定是否已读取最后的位信息(步骤S19)。在未读取最后的位信息的情况下(No)，返回至步骤S12，反复执行步骤S12以后的动作。另一方面，在已读取最后的位信息的情况下(Yes)，结束读取动作。
[0146] 接下来，使用图18叙述图13～图15所示的电路的读取动作的详情。图18是读取动作的各信号的时序图。此外，省略记载箝位信号VCLMP以及加载信号VLOAD。
[0147] 首先，移位信号SFTn、读使能信号RE、信号SMP1、SMP1n、以及信号SMP2、SMP2n全部设为无效。即，移位信号SFTn成为“H”，读使能信号RE、信号SMP1、SMP1n、以及信号SMP2、SMP2n成为“L”。
[0148] 在此，在时刻T21，激活移位信号SFTn(例如“L”)。由此，偏移电流流过磁性存储细线MML，磁性存储细线MML内的磁区朝读取位置RP的方向移位。此时，磁区M1移位至读取位置RP。由此，MTJ元件11的电阻根据移位至读取位置RP的磁区M1的磁化方向而变化为低电阻或高电阻。
[0149] 接下来，将移位信号SFTn设为无效(例如“H”)之后，在时刻T22，激活读使能信号RE(例如“H”)。由此，在节点SN，获得与根据磁区M1的磁化方向而变化的磁阻效应元件11的电阻对应的状态信号VEVAL。
[0150] 接下来，在时刻T23，激活信号SMP1(例如“H”)。由此，通道晶体管44成为导通状态，电压VSMP1成为与状态信号VEVAL相等电位。接着，在时刻T24，将信号SMP1设为无效(例如“L”)。由此，通道晶体管44成为断路状态，将电压VSMP1采样到电容器C11。
[0151] 接下来，将读使能信号RE设为无效(例如“L”)。进而，在时刻T25，激活移位信号SFTn(例如“L”)。由此，偏移电流流过磁性存储细线MML，磁性存储细线MML内的磁区朝读取位置RP的方向移位。此时，磁区M2移位至读取位置RP。由此，磁阻效应元件11的电阻根据移位至读取位置RP的磁区M2的磁化方向而变化为低电阻或高电阻。
[0152] 接下来，将移位信号SFTn设为无效(例如“H”)之后，在时刻T26，激活读使能信号RE(例如“H”)。由此，在节点SN，获得与根据磁区M2的磁化方向而变化的磁阻效应元件11的电阻对应的状态信号VEVAL。
[0153] 接下来，在时刻T27，激活信号SMP2(例如“H”)。由此，通道晶体管45成为导通状态，电压VSMP2成为与状态信号VEVAL相等电位。接着，在时刻T28，将信号SMP2设为无效(例如“L”)。由此，通道晶体管45成为断路状态，将电压VSMP2采样到电容器C12。之后，将读使能信号RE设为无效(例如“L”)。
[0154] 接下来，读出放大器47将电压VSMP1与电压VSMP2加以比较，且根据比较结果由信号DOUT输出数据D1。在电压VSMP1与电压VSMP2大致相等的情况下，即，在电压VSMP1与电压VSMP2的差为阈值以下的情况下，读出放大器47输出“L”。另一方面，在电压VSMP1与电压VSMP2不同的情况下，即，电压VSMP1与电压VSMP2的差大于阈值的情况下，读出放大器47输出“H”。
[0155] 之后，在时刻T29～T37，执行与所述的时刻T21～T29相同的动作，将电压VSMP1与电压VSMP2加以比较，且根据比较结果由信号DOUT分别输出数据D2、D3。
[0156] 其他构成及动作与所述第1实施方式相同。
[0157] [2-2]第2实施方式的效果
[0158] 根据第2实施方式，与第1实施方式同样地，可提供一种能够进行稳定的读取动作的磁存储装置。
[0159] 进而，在第2实施方式中，将读出了与磁性存储细线MML内的邻接的2个磁区对应的电阻状态的信号分别蓄积到电容器C11与C12。进而，与继2个磁区后的磁区对应的电阻状态的读出中，交替地将信号蓄积到电容器C11与C12。由此，通过将蓄积在电容器C11与C12中的信号加以比较而能够判定存储在连续的磁区间的数据。由此，可使数据的读取速度提高。
[0160] [3]其他变化例等
[0162] 如图19所示，第1及第2实施方式的磁存储装置1在存储芯片100上以阵列状配置数个。在存储芯片100上，设置着周边电路及垫2。周边电路包含控制磁存储装置1的写入及读取动作的电路、以及用以产生供给到磁存储装置1的各种电源的电源电路等。垫包含用于与外部连接的电极等。
[0163] 另外，如图20所示，例如，将多个存储芯片100积层而成为多芯片200。进而，多芯片200与控制这些多芯片200的存储控制器300一起搭载在SSD(Solid state drive)400等。
[0165] 已对本发明的若干个实施方式进行了说明，但这些实施方式是作为示例而提出的，并非意图限定发明的范围。这些新颖的实施方式能够以其他各种方式实施，且可在不脱离发明主旨的范围内进行各种省略、替换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书中记载的发明及其均等的范围内。
[0166] [符号的说明]
[0167] 1 磁存储装置
[0168] 10 存储单元阵列
[0169] 11 磁阻效应元件
[0170] 11N 非磁性层
[0171] 11R 磁性层(参考层)
[0172] 11S 磁性层(存储层)
[0173] 12 选择元件
[0174] 20 字线(WL)解码器
[0175] 30 位线(BL)解码器
[0176] 40 读取电路
[0177] 41 均衡电路
[0178] 44、45 通道晶体管
[0179] 46、47 读出放大器
[0180] 50 移位驱动器
[0181] 60 场力线(FL)驱动器
[0182] 70 控制器
[0183] 100 存储芯片
[0184] 200 多芯片
[0185] 300 存储控制器
[0186] 400 SSD
[0187] M1、M2、M3、M4、M5 磁区
[0188] MML 磁性存储细线
| 标题 | 发布/更新时间 | 阅读量 |
|---|---|---|
| 磁阻效应元件及其制造方法、以及位置检测装置 | 2020-05-08 | 968 |
| 一种压电驱动式隧道磁阻面内检测的微陀螺装置 | 2020-05-08 | 53 |
| 一种石墨烯纳晶碳膜及制备方法与应用 | 2020-05-08 | 100 |
| 磁存储装置 | 2020-05-08 | 922 |
| 磁阻效应器件 | 2020-05-11 | 636 |
| 具有氮氧化硅的磁性穿隧接面封装层 | 2020-05-08 | 529 |
| 磁装置 | 2020-05-08 | 602 |
| 基于地磁传感器的抗干扰停车检测方法及系统 | 2020-05-11 | 556 |
| 交换耦合膜以及使用该交换耦合膜的磁阻效应元件及磁检测装置 | 2020-05-08 | 907 |
| 一种基于磁阻非接触的摆臂型液位传感器 | 2020-05-11 | 987 |
高效检索全球专利专利汇是专利免费检索,专利查询,专利分析-国家发明专利查询检索分析平台，是提供专利分析，专利查询，专利检索等数据服务功能的知识产权数据服务商。
我们的产品包含105个国家的1.26亿组数据，免费查、免费专利分析。
分析报告
专利汇分析报告产品可以对行业情报数据进行梳理分析，涉及维度包括行业专利基本状况分析、地域分析、技术分析、发明人分析、申请人分析、专利权人分析、失效分析、核心专利分析、法律分析、研发重点分析、企业专利处境分析、技术处境分析、专利寿命分析、企业定位分析、引证分析等超过60个分析角度，系统通过AI智能系统对图表进行解读，只需1分钟，一键生成行业专利分析报告。
磁阻效应热门专利
-
2 磁存储器
QQ群二维码
意见反馈
意见反馈