本発明の実施形態は、磁気抵抗効果素子の製造方法に関する。

抵抗変化メモリの製造プロセスでは、下部電極層、可変抵抗層、上部電極層を堆積した後、リソグラフィ技術でレジストパターンを形成し、そのレジストパターンをマスクとして上部電極層、可変抵抗層、下部電極層をエッチングすることで、可変抵抗素子を形成する。

ＭＲＡＭ（Magnetic Random Access Memory）では、可変抵抗素子として磁気抵抗効果素子（Magnetoresistive element）が用いられる。 磁気抵抗効果素子は、第１磁性層、中間層（トンネルバリア層）、第２磁性層を含む磁気トンネル接合（ＭＴＪ）素子で構成される。

このＭＴＪ素子における磁性層は、腐食耐性を有さない。 このため、磁性層のエッチングとして一般的な塩素ガスを用いたＲＩＥ（Reactive Ion Etching）を行うと、エッチング後に吸着している残留塩素により磁性層が吸湿し、腐食してしまう。

この対策として、磁性層をＩＢＥ（Ion Beam Etching）等の物理エッチングにより、エッチングする方法が提案されている。 しかし、物理エッチングを行うと、磁性層のエッチング端部に加工ダメージが生じる。 このため、素子の微細化に伴い磁性層端部のダメージの影響が大きくなり、磁気特性が劣化してしまう。

加工ダメージを回避する磁気抵抗効果素子の製造方法を提供する。

本実施形態によれば、磁気抵抗効果素子の製造方法が提供される。 磁気抵抗効果素子の製造方法においては、基板上に、第１絶縁層を形成する。 前記第１絶縁層上に、第２絶縁層を形成する。 前記第２絶縁層を貫通する第２孔を形成した後、前記第２孔に連接し、かつ前記第１絶縁層を貫通する第１孔を形成する。 前記第１孔の径が前記第２孔の径よりも大きくなるように前記第１絶縁層および前記第２絶縁層を加工する。 前記第１孔内の前記基板上、および前記第１孔および前記第２孔外の前記第２絶縁層上に、互いに分離するように第１磁性層を形成する。 前記第１孔の径および前記第２孔の径が大きくなるように前記第１絶縁層および前記第２絶縁層を加工する。 前記第１孔および前記第２孔外の前記第１磁性層を除去する。 前記第１孔内の前記第１磁性層上、および前記第１孔および前記第２孔外の前記第２絶縁層上に、互いに分離するように、かつ前記第１孔内の前記第１磁性層を覆うようにトンネルバリア層を形成する。 前記第１孔内の前記トンネルバリア層上、および前記第１孔および前記第２孔外の前記トンネルバリア層上に、互いに分離するように第２磁性層を形成する。 前記第１孔および前記第２孔外の前記第２磁性層および前記トンネルバリア層を除去する。

ＭＡＲＭのメモリセルを示す回路図。

ＭＡＲＭのメモリセルの構造を示す断面図。

第１の実施形態に係る磁気抵抗効果素子の構造を示す断面図。

第１の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

図４に続く、第１の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

図５に続く、第１の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

図６に続く、第１の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

図７に続く、第１の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

図８に続く、第１の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

図９に続く、第１の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

第２の実施形態に係る磁気抵抗効果素子の構造を示す断面図。

第２の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

図１２に続く、第２の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

図１３に続く、第２の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

図１４に続く、第２の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

図１５に続く、第２の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

図１６に続く、第２の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

図１７に続く、第２の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

第３の実施形態に係る磁気抵抗効果素子の構造を示す断面図。

第３の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

図２１に続く、第３の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

図２１に続く、第３の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

図２２に続く、第３の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

図２３に続く、第３の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

図２４に続く、第３の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

第４の実施形態に係る磁気抵抗効果素子の構造を示す断面図。

第４の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

図２７に続く、第４の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

図２８に続く、第４の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

図２９に続く、第４の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

図３０に続く、第４の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

図３１に続く、第４の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

図３２に続く、第４の実施形態に係る磁気抵抗効果素子の製造工程を示す断面図。

本実施形態を以下に図面を参照して説明する。 図面において、同一部分には同一の参照符号を付す。 また、重複する説明は、必要に応じて行う。

＜ＭＲＡＭ構成例＞
図１および図２を用いて、ＭＡＲＭの構成例について説明する。

図１は、ＭＡＲＭのメモリセルを示す回路図である。

図１に示すように、メモリセルアレイＭＡ内のメモリセルは、磁気抵抗効果素子ＭＴＪとスイッチ素子（例えば、ＦＥＴ）Ｔとの直列接続体を備える。 直列接続体の一端（磁気抵抗効果素子ＭＴＪの一端）は、ビット線ＢＬＡに接続され、直列接続体の他端（スイッチ素子Ｔの一端）は、ビット線ＢＬＢに接続される。 スイッチ素子Ｔの制御端子、例えば、ＦＥＴのゲート電極は、ワード線ＷＬに接続される。

ワード線ＷＬの電位は、第１の制御回路１１により制御される。 また、ビット線ＢＬＡ，ＢＬＢの電位は、第２の制御回路１２により制御される。

図２は、ＭＡＲＭのメモリセルの構造を示す断面図である。

図２に示すように、メモリセルは、半導体基板２１上に配置されたスイッチ素子Ｔおよび磁気抵抗効果素子ＭＴＪで構成される。

半導体基板２１は、例えば、Ｓｉ（シリコン）基板であり、その導電型は、Ｐ型でもＮ型でもどちらでもよい。 半導体基板２１内には、素子分離絶縁層２２として、例えば、ＳＴＩ構造のシリコン酸化膜が配置される。

半導体基板２１の表面領域、具体的には、素子分離絶縁層２２により取り囲まれた素子領域（アクティブエリア）内には、スイッチ素子Ｔが配置される。 本例では、スイッチ素子Ｔは、ＦＥＴであり、半導体基板２１内の２つのソース／ドレイン拡散層２３と、それらの間のチャネル領域上に配置されるゲート電極２４とを有する。 ゲート電極２４は、ワード線ＷＬとして機能する。

スイッチ素子Ｔは、層間絶縁層により覆われる。 コンタクトホールは、層間絶縁層内に設けられ、コンタクトビア（ＣＢ）２６は、そのコンタクトホール内に配置される。 コンタクトビア２６は、例えば、Ｗ（タングステン）、Ｃｕ（銅）などの金属材料から形成される。

コンタクトビア２６の下面は、スイッチ素子に接続される。 本例では、コンタクトビア２６は、ソース／ドレイン拡散層２３に直接接触している。

コンタクトビア２６上には、下部電極（ＬＥ）２７が配置される。 下部電極２７は、例えば、ＴｉＮ（チタンナイトライド）で構成される。

下部電極２７上、すなわち、コンタクトビア２６の直上には、磁気抵抗効果素子ＭＴＪが配置される。 本実施形態に係る磁気抵抗効果素子ＭＴＪの詳細については、後述する。

磁気抵抗効果素子ＭＴＪ上には、上部電極（ＵＥ）２８が配置される。 上部電極２８は、例えばＴｉＮで構成される。 上部電極２８は、ビア（例えば、Ｃｕ）２９を介して、ビット線（例えば、Ｃｕ）ＢＬＡに接続される。

＜第１の実施形態＞
図３乃至図１０を用いて、第１の実施形態に係る磁気抵抗効果素子ＭＴＪについて説明する。 第１の実施形態では、第２絶縁層３３に第２孔３４を形成し、第１絶縁層３２に第２孔３４よりも大きい径（平面における径）を有する第１孔３５を形成する。 そして、第２孔３４を介したスパッタリング法により、第１孔３５内の底部に磁気抵抗効果素子ＭＴＪを形成する。 これにより、エッチングをすることなく、磁気抵抗効果素子ＭＴＪを形成することができ、磁気抵抗効果素子ＭＴＪの加工ダメージを回避することができる。 以下に、第１の実施形態に係る磁気抵抗効果素子ＭＴＪについて詳説する。

［第１の実施形態の構造］
まず、図３を用いて、第１の実施形態に係る磁気抵抗効果素子ＭＴＪの構造について説明する。

図３は、第１の実施形態に係る磁気抵抗効果素子ＭＴＪの構造を示す断面図である。 なお、図３において、図２におけるビア２９は省略している。

図３に示すように、磁気抵抗効果素子ＭＴＪは、記憶層３７、トンネルバリア層３８、および参照層３９等を備える。

記憶層３７は、下部電極２７上（上面上）に、図示せぬ下地層を介して形成される。 下部電極２７は、配線間絶縁層３１内に形成されたコンタクトビア２６上に接して形成され、半導体基板２１に電気的に接続される。 記憶層３７は、磁化方向が可変の強磁性層であり、膜面（上面／下面）に対して垂直またはほぼ垂直となる垂直磁化を有する。 ここで、磁化方向が可変とは、所定の書き込み電流に対して磁化方向が変わることを示す。 また、磁化方向が垂直またはほぼ垂直とは、膜面に対して、４５°＜θ≦９０°の範囲内にあることを意味する。

また、記憶層３７は、例えばＣｏ（コバルト）、またはＦｅ（鉄）のうち１つ以上の元素を含む強磁性体で構成される。 また、飽和磁化、または結晶磁気異方性などを調整する目的で、強磁性体にＢ（ホウ素）、Ｃ（炭素）、またはＳｉなどの元素を添加してもよい。

トンネルバリア層３８は、記憶層３７上（上面上）に形成される。 トンネルバリア層３８は、非磁性層であり、例えばＭｇＯ（酸化マグネシウム）で構成される。

参照層３９は、トンネルバリア層３８上（上面上）に形成される。 参照層３９は、磁化方向が不変の強磁性層であり、膜面に対して垂直またはほぼ垂直となる垂直磁化を有する。 ここで、磁化方向が不変とは、所定の書き込み電流に対して磁化方向が変わらないことを示す。 すなわち、参照層３９は、記憶層３７よりも磁化方向の反転閾値が大きい。

また、参照層３９は、例えばＣｏ、Ｆｅ、Ｂ、Ｎｉ（ニッケル）、Ｉｒ（イリジウム）、Ｐｔ（白金）、Ｍｎ（マンガン）、またはＲｕのうち１つ以上の元素を含む強磁性体で構成される。

参照層３９上（上面上）には、上部電極２８が形成される。 この上部電極２８上には、図示せぬビアを介してビット線ＢＬＡが形成される。 これにより、上部電極２８は、ビット線ＢＬＡに電気的に接続される。

記憶層３７、トンネルバリア層３８、および参照層３９を備える磁気抵抗効果素子ＭＴＪの平面形状は、例えば円形である。 また、記憶層３７、トンネルバリア層３８、および参照層３９の径は、例えば同程度である。 すなわち、磁気抵抗効果素子ＭＴＪは、円柱状に形成される。 また、下部電極２７および上部電極２８は、これらと同様の平面形状および径を有する。 なお、磁気抵抗効果素子ＭＴＪの平面形状は、円形に限らない。 磁性層として面内磁化膜を使用する場合、磁気抵抗効果素子ＭＴＪの平面形状は、楕円形状であってもよい。

なお、図示はしないが、参照層３９とトンネルバリア層３８との界面に、界面層が形成されてもよい。 界面層は、下部で接するトンネルバリア層３８との間で格子整合性を図る。 界面層は、例えば、参照層３９と同一材料で構成されるが、その組成比は異なっていてもよい。

また、参照層３９上に、図示せぬスペーサ層（例えば、Ｒｕ等）を介してシフト調整層が形成されてもよい。 シフト調整層は、磁化方向が不変の磁性層であり、膜面に対して垂直またはほぼ垂直となる垂直磁化を有する。 また、その磁化方向は、参照層３９の磁化方向と反対方向である。 これにより、シフト調整層は、記憶層３７にかかる参照層３９からの漏洩磁界を打ち消すことができる。 言い換えると、シフト調整層は、参照層３９からの漏れ磁場による記憶層３７に対する反転特性のオフセットを逆方向へ調整する効果を有する。 このシフト調整層は、例えば、Ｎｉ、Ｆｅ、Ｃｏ等の磁性材料とＣｕ、Ｐｄ、Ｐｔ等の非磁性材料との積層構造からなる人工格子などから構成される。

また、記憶層３７と参照層３９は配置が逆になっていてもよい。 すなわち、下部電極２７上に順に、参照層３９、トンネルバリア層３８、および記憶層３７が形成されてもよい。

磁気抵抗効果素子ＭＴＪ、下部電極２７、および上部電極２８の側面上には、第３絶縁層４０が形成される。 言い換えると、第３絶縁層４０は、磁気抵抗効果素子ＭＴＪ、下部電極２７、および上部電極２８の周囲を囲うように形成される。 この第３絶縁層４０は、例えばシリコン酸化膜またはシリコン窒化膜で構成される。

第３絶縁層４０の側面上には、第１絶縁層３２が形成される。 言い換えると、第１絶縁層３２は、第３絶縁層４０の周囲を囲うように形成される。 また、第１絶縁層３２の下面は下部電極２７の下面と同じ高さに形成され、第１絶縁層３２の上面は上部電極２８の上面と同じ高さまたはそれよりも高く形成される。 この第１絶縁層３２は、例えばシリコン酸化膜で構成される。

このように、第１絶縁層３２に形成された後述する第１孔３５の側壁として第３絶縁層４０が形成され、第１孔３５内における第３絶縁層４０の側面上に磁気抵抗効果素子ＭＴＪ、下部電極２７、および上部電極２８が形成される。

第１絶縁層３２の上面上には、第２絶縁層３３が形成される。 この第２絶縁層３３は、第１絶縁層３２よりも窒素濃度が高く、例えばシリコン酸窒化膜で構成される。

第１絶縁層３２および第２絶縁層３３を構成する材料は、上記材料に限らない。 後述するウェットエッチングプロセスにおいて、第１絶縁層３２のほうが第２絶縁層３３よりもエッチングレートが大きくなるような絶縁材料で構成されればよい。 例えば、第１絶縁層３２は窒素濃度の低いシリコン酸窒化膜で構成され、第２絶縁層３３は窒素濃度の高いシリコン酸窒化膜で構成されてもよい。 また、第１絶縁層３２はシリコン酸窒化膜で構成され、第２絶縁層３３はシリコン窒化膜で構成されてもよい。

次に、磁気抵抗効果素子ＭＴＪの動作例について説明する。

磁気抵抗効果素子ＭＴＪは、例えばスピン注入型の磁気抵抗効果素子である。 したがって、磁気抵抗効果素子ＭＴＪにデータを書き込む場合、または磁気抵抗効果素子ＭＴＪからデータを読み出す場合、磁気抵抗効果素子ＭＴＪは、膜面（積層面）に垂直な方向において、双方向に電流が通電される。

より具体的には、磁気抵抗効果素子ＭＴＪへのデータの書き込みは、以下のように行われる。

上部電極２８側から電子（参照層３９から記憶層３７へ向かう電子）が供給される場合、参照層３９の磁化方向と同じ方向にスピン偏極された電子が記憶層３７に注入される。 この場合、記憶層３７の磁化方向は、参照層３９の磁化方向と同じ方向に揃えられる。 これにより、参照層３９の磁化方向と記憶層３７の磁化方向とが、平行配列となる。 この平行配列のとき、磁気抵抗効果素子ＭＴＪの抵抗値は最も小さくなる。 この場合を例えばデータ“０”と規定する。

一方、下部電極２７側から電子（記憶層３７から参照層３９へ向かう電子）が供給される場合、参照層３９により反射されることで参照層３９の磁化方向と反対方向にスピン偏極された電子とが記憶層３７に注入される。 この場合、記憶層３７の磁化方向は、参照層３９の磁化方向と反対方向に揃えられる。 これにより、参照層３９の磁化方向と記憶層３７磁化方向とが、反平行配列となる。 この反平行配列のとき、磁気抵抗効果素子ＭＴＪの抵抗値は最も大きくなる。 この場合を例えばデータ“１”と規定する。

また、データの読み出しは、以下のように行われる。

磁気抵抗効果素子ＭＴＪに、読み出し電流が供給される。 この読み出し電流は、記憶層３２の磁化方向が反転しない値（書き込み電流よりも小さい値）に設定される。 この時の磁気抵抗効果素子ＭＴＪの抵抗値の変化を検出することにより、メモリ動作可能な半導体装置となる。

［第１の実施形態の製造方法］
次に、図４乃至図１０を用いて、第１の実施形態に係る磁気抵抗効果素子ＭＴＪの製造方法について説明する。

図４乃至図１０は、第１の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図である。

まず、図４に示すように、セルトランジスタ（スイッチ素子Ｔ）が形成された半導体基板２１上に配線間絶縁層３１が形成される。 この配線間絶縁層３１内にコンタクトホールが形成され、このコンタクトホール内に例えばＷで構成されるコンタクトビア２６が形成される。 これにより、後に形成される磁気抵抗効果素子ＭＴＪと半導体基板２１とを電気的に接続することができる。 なお、以下の説明において、コンタクトビア２６が形成された配線間絶縁層３１を基板と称する場合がある。

次に、図５に示すように、例えばＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法により、コンタクトビア２６が形成された配線間絶縁層３１上に、第１絶縁層３２が形成される。 この第１絶縁層３２は、例えばシリコン酸化膜で構成される。 また、第１絶縁層３２の膜厚は、後に形成される下部電極２７、磁気抵抗効果素子ＭＴＪ、および上部電極２８の積算膜厚よりも厚い。

次に、例えばＰＥＣＶＤ法により、第１絶縁層３２上に、第２絶縁層３３が形成される。 この第２絶縁層３３は、第１絶縁層３２よりも窒素濃度が高く、例えばシリコン酸窒化膜で構成される。

次に、リソグラフィ技術により、第２絶縁層３３上に、図示せぬレジストパターンが形成される。 このレジストパターンをマスクとして、例えばＲＩＥにより、第２絶縁層３３および第１絶縁層３２に、その上面から下面まで貫通する貫通孔３６が形成される。 貫通孔３６は、第２絶縁層３３を貫通する第２孔３４と、第２孔３４に連接し、第１絶縁層３２を貫通する第１孔３５とで構成される。 これにより、貫通孔３６（第１孔３５）の底面において、基板、特にコンタクトビア２６の上面が露出する。 また、貫通孔３６の平面形状は、例えば円形である。

次に、図６に示すように、例えば希釈されたフッ酸水溶液を用いたウェットエッチングにより、第１絶縁層３２および第２絶縁層３３が等方的にエッチングされる。 このとき、第２絶縁層３３の上面は図示せぬレジストパターンで覆われているため、第１絶縁層３２および第２絶縁層３３の側面がエッチングされる。

このとき、シリコン酸化膜からなる第１絶縁層３２のほうが、それよりも多くの窒素を含むシリコン酸窒化膜からなる第２絶縁層３３よりもエッチングレートが大きい。 このため、第１孔３５における第１絶縁層３２の側面のほうが、第２孔３４における第２絶縁層３３の側面よりもエッチングされる。 これにより、第１孔３５の径（貫通孔３６の上部側の径）が第２孔３４の径（貫通孔３６の下部側の径）よりも大きくなる。 言い換えると、第２絶縁層３３は、第１絶縁層３２よりも貫通孔３６の円柱中心軸に向かって突出する。 そして、第２絶縁層３３の突出部下の第１孔３５内には、隙間６０が形成される。 すなわち、平面でみると、第２孔３４の円形状は、第１孔３５の円形状内に含まれる。 その後、図示せぬレジストパターンが除去される。

次に、図７に示すように、例えばスパッタリング法により、例えばＴｉＮで構成される下部電極２７が堆積される。 このとき、例えばコリメータ等を用いた膜面に対して垂直成分の高い（垂直方向またはほぼ垂直方向からの）スパッタリング法が行われる。 これにより、下部電極２７は、第２孔３４内における第２絶縁層３３の側面上にほとんど成膜されない。 また、第１孔３５には隙間６０が設けられているため、下部電極２７は、第１孔３５内における第１絶縁層３２の側面上にも形成されない。

なお、垂直方向またはほぼ垂直方向からのスパッタリング法とは、堆積膜が第２孔３４内における第２絶縁層３３の側面上に実質的に形成されない程度の方向から堆積分子を飛来させるスパッタリング法である。

その結果、下部電極２７は、隙間６０を空けて、第１孔３５内におけるコンタクトビア２６上、すなわち、第１孔３５内の底面上に形成される。 また、同時に、下部電極２７は、貫通孔３６外における第２絶縁層３３上にも形成される。 このとき、第１孔３５内のコンタクトビア２６上の下部電極２７と、貫通孔３６外における第２絶縁層３３上の下部電極２７とは互いに分離するように形成される。

また、下部電極２７は第２孔３４を介したスパッタリング法により形成されるため、下部電極２７の平面形状は第２孔３４の平面形状と同程度となる。 また、下部電極２７の径は、第２孔３４の径と同程度となる。

次に、例えば下部電極２７の場合と同様のスパッタリング法により、記憶層３７、トンネルバリア層３８、参照層３９、および上部電極２８が順に堆積される。 このとき、記憶層３７、トンネルバリア層３８、参照層３９、および上部電極２８は、第２孔３４内における第２絶縁層３３の側面上にほとんど成膜されない。 また、第１孔３５には隙間６０が設けられているため、記憶層３７、トンネルバリア層３８、参照層３９、および上部電極２８は、第１孔３５内における第１絶縁層３２の側面上にも形成されない。

その結果、隙間６０を空けて、第１孔３５内における下部電極２７上（上面上）に、記憶層３７、トンネルバリア層３８、参照層３９、および上部電極２８が順に形成される。 また、同時に、記憶層３７、トンネルバリア層３８、参照層３９、および上部電極２８は、貫通孔３６外における下部電極２７上にも形成される。 このとき、第１孔３５内の下部電極２７上の記憶層３７、トンネルバリア層３８、参照層３９、および上部電極２８と、貫通孔３６外における下部電極２７上の記憶層３７、トンネルバリア層３８、参照層３９、および上部電極２８とはそれぞれ互いに分離するように形成される。

また、記憶層３７、トンネルバリア層３８、参照層３９、および上部電極２８は第２孔３４を介したスパッタリング法により形成されるため、記憶層３７、トンネルバリア層３８、参照層３９、および上部電極２８の平面形状は第２孔３４（下部電極２７）の平面形状と同程度となる。 また、記憶層３７、トンネルバリア層３８、参照層３９、および上部電極２８の径は、第２孔３４（下部電極２７）の径と同程度となる。

記憶層３７は、例えばＣｏ、またはＦｅのうち１つ以上の元素を含む強磁性体で構成される。 トンネルバリア層３８は、非磁性層であり、例えばＭｇＯで構成される。 参照層３９は、例えばＣｏ、Ｆｅ、Ｂ、Ｎｉ、Ｉｒ、Ｐｔ、Ｍｎ、またはＲｕのうち１つ以上の元素を含む強磁性体で構成される。 上部電極２８は、例えばＴｉＮで構成される。

このようにエッチングをすることなく、貫通孔３５内に、下部電極２７、磁気抵抗効果素子ＭＴＪ、および上部電極２８が形成される。

次に、図８に示すように、例えばスピン塗布法により、第１孔３５および第２孔３４を埋め込むように、第３絶縁層４０が形成される。 この第３絶縁層４０は、例えばシリコン酸化膜またはシリコン窒化膜で構成される。 なお、第３絶縁層４０の形成方法は、スピン塗布法に限らず、磁気抵抗効果素子ＭＴＪへの酸化作用を有さない成膜方法であればよい。 また、後工程において磁気抵抗効果素子ＭＴＪへの酸素の侵入を抑制するため、第３絶縁層４０は例えばシリコン窒化膜で構成されることが望ましい。

次に、図９に示すように、例えばＣＭＰ（Chemical Mechanical Polishing）により、貫通孔３６外の第２絶縁層３３上に形成された上部電極２８、参照層３９、トンネルバリア層３８、記憶層３７、および下部電極２７が除去される。 また、第３絶縁層４０の上部側の一部も除去される。

次に、図１０に示すように、リソグラフィ技術により、第２絶縁層３３（および第３絶縁層４０）上に、図示せぬレジストパターンが形成される。 このレジストパターンをマスクとして、例えばＲＩＥにより、第１絶縁層３２、第２絶縁層３３、および第３絶縁層４０に配線溝４１が形成される。 これにより、配線溝４１の底面において上部電極２８の上面が露出する。

次に、図３に示すように、例えばスパッタリング法により、全面に図示せぬＣｕシード層を形成した後、例えば電解めっき技術により、Ｃｕシード層上にＣｕ層が形成される。 その後、配線溝４１外の第２絶縁層３３上に形成されたＣｕ層が除去され、配線溝４１内にＣｕで構成されるビット線ＢＬＡが形成される。

このようにして、第１の実施形態に係る磁気抵抗効果素子ＭＴＪ、およびそれに接続される配線電極等が形成される。

［第１の実施形態の効果］
上記第１の実施形態によれば、第１絶縁層３２および第２絶縁層３３を積層した後、第２絶縁層３３に第２孔３４を形成し、第１絶縁層３２に第２孔３４よりも大きい径を有する第１孔３５を形成する。 そして、第２孔３４を介したスパッタリング法により、第１孔３５内の底部に下部電極２７、磁気抵抗効果素子ＭＴＪ（記憶層３７、トンネルバリア層３８、および参照層３９）、および上部電極２８を形成する。 これにより、エッチングをすることなく、磁気抵抗効果素子ＭＴＪを形成することができる。 したがって、エッチングを行うことで生じていた磁気抵抗効果素子ＭＴＪの加工ダメージを回避することができる。

＜第２の実施形態＞
図１１乃至図１８を用いて、第２の実施形態に係る磁気抵抗効果素子ＭＴＪについて説明する。 第２の実施形態は、第１の実施形態の変形例であり、記憶層３７を形成した後、第２孔３４の径を大きくすることで、その後に形成されるトンネルバリア層３８で記憶層３７の上面および側面を覆う例である。 以下に、第２の実施形態に係る磁気抵抗効果素子ＭＴＪについて詳説する。

なお、第２の実施形態において、上記第１の実施形態と同様の点については説明を省略し、主に異なる点について説明する。

［第２の実施形態の構造］
まず、図１１を用いて、第２の実施形態に係る磁気抵抗効果素子ＭＴＪの構造について説明する。

図１１は、第２の実施形態に係る磁気抵抗効果素子ＭＴＪの構造を示す断面図である。 なお、図１１において、図２におけるビア２９は省略している。

図１１に示すように、第２の実施形態において、上記第１の実施形態と異なる点は、トンネルバリア層３８が、記憶層３７の上面および側面、下部電極２７の側面を覆うように形成される点である。

より具体的には、下部電極２７は、配線間絶縁層３１内に形成されたコンタクトビア２６上に形成される。 この下部電極２７上（上面上）に、下部電極２７と同程度の平面形状および径を有する記憶層３７が形成される。 これら記憶層３７の上面および側面、および下部電極２７の側面を覆うように、トンネルバリア層３８が形成される。 言い換えると、トンネルバリア層３８は、記憶層３７の上面上および側面上、および下部電極２７の側面上に連接して形成される。 これにより、記憶層３７の端部はトンネルバリア層３８によって覆われ、参照層３９との間でリークを防ぎ、これらを絶縁分離することができる。 また、トンネルバリア層３８は、基板上（コンタクトビア２６上および配線間絶縁層３１上）まで連接して形成されてもよい。

トンネルバリア層３８上（上面上）には、参照層３９が形成される。 このとき、トンネルバリア層３８が記憶層３７の側面上にも形成されている分、参照層３９は記憶層３７よりも径が大きく形成される。 これにより、記憶層３７に対する参照層３９からの漏洩磁場の影響を抑制することができ、記憶層３７の反転効率の向上を図ることができる。 なお、参照層３９がトンネルバリア層３８の側面上まで連接して形成されてもよい。

参照層３９上（上面上）には、上部電極２８が形成される。 このとき、上部電極２８は、参照層３９と同程度の平面形状および径を有する。 なお、上部電極２８が参照層３９の側面上または／およびトンネルバリア層３８の側面上まで連接して形成されてもよい。

［第２の実施形態の製造方法］
次に、図１２乃至図１８を用いて、第２の実施形態に係る磁気抵抗効果素子ＭＴＪの製造方法について説明する。

図１２乃至図１８は、第２の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図である。

まず、第１の実施形態に係る図４乃至図６の工程が行われる。 すなわち、第１絶縁層３３および第２絶縁層３２に対してウェットエッチングを行うことで、第１孔３５の径を第２孔３４の径よりも大きくする。

次に、図１２に示すように、例えばスパッタリング法により、例えばＴｉＮで構成される下部電極２７が堆積される。 このとき、例えばコリメータ等を用いた膜面に対して垂直成分の高い（垂直方向またはほぼ垂直方向からの）スパッタリング法が行われる。 これにより、下部電極２７は、隙間６０を空けて、第１孔３５内におけるコンタクトビア２６上、すなわち、第１孔３５内の底面上に形成される。 また、同時に、下部電極２７は、貫通孔３６外における第２絶縁層３３上にも、第１孔３５内のコンタクトビア２６上とは分離するように形成される。

次に、例えば下部電極２７の場合と同様のスパッタリング法により、記憶層３７が堆積される。 これにより、記憶層３７は、第１孔３５内における下部電極２７上に形成される。 また、同時に、記憶層３７は、貫通孔３６外における下部電極２７上にも、第１孔３５内の下部電極２７上とは分離するように形成される。

次に、図１３に示すように、例えば希釈されたフッ酸水溶液を用いたウェットエッチングにより、第１絶縁層３２および第２絶縁層３３が等方的にエッチングされる。 このとき、第２絶縁層３３の上面は下部電極２７および記憶層３７で覆われているため、第１絶縁層３２および第２絶縁層３３の側面がエッチングされる。 これにより、第１孔３５の径および第２孔３４の径がそれぞれ大きくなる。

次に、図１４に示すように、貫通孔３６外における第２絶縁層３３上に形成された記憶層３７および下部電極２７が除去される。 貫通孔３６外の記憶層３７および下部電極２７の除去は、例えば、これらをターゲットにしたＲＦスパッタリング法（逆スパッタリング法）によって行われる。

次に、例えば下部電極２７の場合と同様のスパッタリング法により、トンネルバリア層３８が堆積される。 このとき、トンネルバリア層３８は、記憶層３７の形成時よりも大きい径を有する第２孔３４を介したスパッタリング法によって形成される。 このため、トンネルバリア層３８は、第１孔３５内において、記憶層３７の形成領域よりも大きい領域に形成される。 言い換えると、トンネルバリア層３８の径は、記憶層３７の径より大きくなる。

その結果、トンネルバリア層３８は、第１孔３５内における記憶層３７の側面および上面、および下部電極２７の側面を覆うように形成される。 言い換えると、トンネルバリア層３８は、記憶層３７の上面上および側面上、および下部電極２７の側面上に連接して形成される。 これにより、記憶層３７の端部を覆うことができる。

また、同時に、トンネルバリア層３８は、貫通孔３６外における第２絶縁層３３上にも形成される。 このとき、第１孔３５内の記憶層３７上のトンネルバリア層３８と、貫通孔３６外における第２絶縁層３３上のトンネルバリア層３８とは、互いに分離するように形成される。

次に、図１５に示すように、例えば下部電極２７の場合と同様のスパッタリング法により、参照層３９および上部電極２８が順に堆積される。 これにより、参照層３９および上部電極２８は、第１孔３５内におけるトンネルバリア層３８上（上面上）に順に形成される。 このとき、トンネルバリア層３８が記憶層３７の側面上にも形成されている分、参照層３９および上部電極２８は記憶層３７よりも径が大きく形成される。 なお、参照層３９および上部電極２８がトンネルバリア層３８の側面上まで連接して形成されてもよい。

また、同時に、参照層３９および上部電極２８は、貫通孔３６外におけるトンネルバリア層３８上にも形成される。 このとき、第１孔３５内のトンネルバリア層３８上の参照層３９および上部電極２８と、貫通孔３６外におけるトンネルバリア層３８上の参照層３９および上部電極２８とはそれぞれ、互いに分離するように形成される。

次に、図１６に示すように、例えばスピン塗布法により、第１孔３５および第２孔３４を埋め込むように、第３絶縁層４０が形成される。 この第３絶縁層４０は、例えばシリコン酸化膜またはシリコン窒化膜で構成される。

次に、図１７に示すように、例えばＣＭＰにより、貫通孔３６外の第２絶縁層３３上に形成された上部電極２８、参照層３９、およびトンネルバリア層３８が除去される。 また、第３絶縁層４０の上部側の一部も除去される。

次に、図１８に示すように、リソグラフィ技術により、第２絶縁層３３（および第３絶縁層４０）上に、図示せぬレジストパターンが形成される。 このレジストパターンをマスクとして、例えばＲＩＥにより、第１絶縁層３２、第２絶縁層３３、および第３絶縁層４０に配線溝４１が形成される。 これにより、配線溝４１の底面において上部電極２８の上面が露出する。

次に、図１１に示すように、例えばスパッタリング法により、全面に図示せぬＣｕシード層を形成した後、例えば電解めっき技術により、Ｃｕシード層上にＣｕ層が形成される。 その後、配線溝４１外の第２絶縁層３３上に形成されたＣｕ層が除去され、配線溝４１内にＣｕで構成されるビット線ＢＬＡが形成される。

このようにして、第２の実施形態に係る磁気抵抗効果素子ＭＴＪ、およびそれに接続される配線電極等が形成される。

［第２の実施形態の効果］
上記第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。

さらに、第２の実施形態では、記憶層３７を形成した後、第２孔３４の径を大きくする。 そして、記憶層３７の形成時よりも径が大きい第２孔３４を介したスパッタリング法により、第１孔３５内の記憶層３７の上面および側面を覆うように、トンネルバリア層３８を形成する。 これにより、成膜されにくい記憶層３７の端部付近にもトンネルバリア層３８を十分な膜厚で形成することができる。 したがって、特に端部付近における、記憶層３７とその後に形成される参照層３９との間のリークを抑制し、これらの間を絶縁分離することができる。

ところで、孔内に形成された記憶層を覆うようにトンネルバリア層を形成する方法として、垂直方向ではなく、傾斜を付けたスパッタリング法により成膜する方法が挙げられる。 しかし、傾斜を付けたスパッタリング法によりトンネルバリア層を形成する場合、記憶層の端部、特に側面において十分な膜厚を確保することができない。 このため、記憶層と参照層との間でリークが生じる場合がある。 この問題は、素子の微細化が進むとより顕著になる。

これに対し、第２の実施形態では、記憶層３７の端部、すなわち側面にも十分な膜厚のトンネルバリア層３８を形成することが可能である。 このため、素子の微細化が進んでも、記憶層３７と参照層３９との間のリークの抑制を図ることができる。

＜第３の実施形態＞
図１９乃至図２５を用いて、第３の実施形態に係る磁気抵抗効果素子ＭＴＪについて説明する。 第３の実施形態では、第１絶縁層３２に第１孔３５を形成した後、第１孔３５の内面上にカバレッジの悪い第４絶縁層５１を形成する。 これにより、第１孔３５の径を上部側から下部側に向かって大きくする。 この第１孔３５を介したスパッタリング法により、第１孔３５内の底部に磁気抵抗効果素子ＭＴＪを形成する。 これにより、第１の実施形態と同様に効果を得ることができる。 以下に、第１の実施形態に係る磁気抵抗効果素子ＭＴＪについて詳説する。

なお、第３の実施形態において、上記各実施形態と同様の点については説明を省略し、主に異なる点について説明する。

［第３の実施形態の構造］
まず、図１９を用いて、第３の実施形態に係る磁気抵抗効果素子ＭＴＪの構造について説明する。

図１９は、第３の実施形態に係る磁気抵抗効果素子ＭＴＪの構造を示す断面図である。 なお、図１９において、図２におけるビア２９は省略している。

図１９に示すように、第３の実施形態において、上記各実施形態と異なる点は、磁気抵抗効果素子ＭＴＪ、下部電極２７、および上部電極２８の側面上に、第３絶縁層４０、第４絶縁層５１、および第１絶縁層３２が形成される点である。

より具体的には、磁気抵抗効果素子ＭＴＪ、下部電極２７、および上部電極２８の側面上には、第３絶縁層４０が形成される。 言い換えると、第３絶縁層４０は、磁気抵抗効果素子ＭＴＪ、下部電極２７、および上部電極２８の周囲を囲うように形成される。 この第３絶縁層４０は、例えばシリコン酸化膜またはシリコン窒化膜で構成される。 また、第３絶縁層４０は、上部側から下部側に向かって、その膜厚が厚くなるように形成される。

第３絶縁層４０の側面上には、第４絶縁層５１が形成される。 言い換えると、第４絶縁層５１は、第３絶縁層４０の周囲を囲うように形成される。 この第４絶縁層５１は、例えばシリコン酸化膜で構成されるが、これに限らない。 第４絶縁層５１は、シリコン窒化膜、シリコン酸窒化膜、またはｈｉｇｈ-ｋ膜等の種々の絶縁膜で構成されてもよい。 また、第４絶縁層５１は、上部側から下部側に向かって、その膜厚が薄くなるように形成される。 これにより、磁気抵抗効果素子ＭＴＪ、下部電極２７、および上部電極２８の側面上に形成された第４絶縁層５１と第３絶縁層４０との積算膜厚は、一定となる。

第４絶縁層５１の側面上には、第１絶縁層３２が形成される。 言い換えると、第１絶縁層３２は、第４絶縁層５１の周囲を囲うように形成される。

このように、第１絶縁層３２に形成された第１孔３５の側壁として第４絶縁層５１および第３絶縁層４０が順に形成され、第１孔３５内における第３絶縁層４０の側面上に磁気抵抗効果素子ＭＴＪ、下部電極２７、および上部電極２８が形成される。

第１絶縁層３２の上面上には、第４絶縁層５１が形成される。 第１絶縁層３２の側面上の第４絶縁層５１と、第１絶縁層３２の上面上の第４絶縁層５１とは、連接して形成されてもよいし、ビット線ＢＬＡ（配線溝４１）の形成によって分離されてもよい。

［第３の実施形態の製造方法］
次に、図２０乃至図２５を用いて、第３の実施形態に係る磁気抵抗効果素子ＭＴＪの製造方法について説明する。

図２０乃至図２５は、第３の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図である。

まず、第１の実施形態における図４の工程が行われる。 すなわち、配線間絶縁層３１内に図示せぬコンタクトホールが形成され、このコンタクトホール内にコンタクトビア２６が形成される。

次に、図２０に示すように、例えばＰＥＣＶＤ法により、コンタクトビア２６が形成された配線間絶縁層３１上に、第１絶縁層３２が形成される。 この第１絶縁層３２は、例えばシリコン酸化膜で構成される。

次に、リソグラフィ技術により、第１絶縁層３２上に、図示せぬレジストパターンが形成される。 このレジストパターンをマスクとして、例えばＲＩＥにより、第１絶縁層３２に、その上面から下面まで貫通する第１孔３５が形成される。

次に、例えばＰＥＣＶＤ法により、第４絶縁層５１が堆積される。 このとき、ＰＥＣＶＤ法は、堆積膜が拡散律速となる条件で行われる。 これにより、第１絶縁層３２上および基板上に、カバレッジの悪い第４絶縁層５１が形成される。

より具体的には、第４絶縁層５１は、第１孔３５内における第１絶縁層３２の側面上、第１孔３５内における基板の上面上、および第１孔３５外における第１絶縁層３２の上面上に形成される。 この第４絶縁層５１は、第１孔３５内における第１絶縁層３２の側面上において、上部側から下部側に向かって膜厚が薄くなるように形成される。 これにより、第１孔３５の径が上部側から下部側に向かって大きくなるように形成される。

第４絶縁層５１は、例えばシリコン酸化膜で構成されるが、これに限らない。 第４絶縁層５１は、シリコン窒化膜、シリコン酸窒化膜、またはｈｉｇｈ-ｋ膜等の種々の絶縁膜で構成されてもよい。

次に、図２１に示すように、例えばＲＩＥにより、第１孔３５内における基板の上面上に形成された第４絶縁層５１が除去され、基板が露出する。 このとき、第１孔３５外における第１絶縁層３２の上面上に形成された第４絶縁層５１も除去されるが、膜厚が厚いために残存する。

次に、図２２に示すように、例えばスパッタリング法により、例えばＴｉＮで構成される下部電極２７が堆積される。 このとき、例えばコリメータ等を用いた膜面に対して垂直成分の高い（垂直方向またはほぼ垂直方向からの）スパッタリング法が行われる。 このとき、第１孔３５が下部側に向かって大きくなる径を有するため、下部電極２７は第１孔３５内における第４絶縁層５１の側面上には形成されない。 これにより、下部電極２７は、第１孔３５内におけるコンタクトビア２６上、すなわち、第１孔３５内の底面上に形成される。 また、同時に、下部電極２７は、第１孔３５外における第４絶縁層５１上にも、第１孔３５内のコンタクトビア２６上とは分離するように形成される。

また、下部電極２７は、径が最も小さい第１孔３５の最上部を介したスパッタリング法により形成される。 このため、下部電極２７の平面形状は第１孔３５の最上部の平面形状と同程度となる。 また、下部電極２７の径は、第１孔３５の最上部の径と同程度となる。

次に、例えば下部電極２７の場合と同様のスパッタリング法により、記憶層３７、トンネルバリア層３８、参照層３９、および上部電極２８が順に堆積される。 このとき、第１孔３５が下部側に向かって大きくなる径を有するため、記憶層３７、トンネルバリア層３８、参照層３９、および上部電極２８は第１孔３５内における第４絶縁層５１の側面上には形成されない。 これにより、第１孔３５内における下部電極２７上（上面上）に、記憶層３７、トンネルバリア層３８、参照層３９、および上部電極２８が順に形成される。 また、同時に、記憶層３７、トンネルバリア層３８、参照層３９、および上部電極２８は、第１孔３５外における下部電極２７上にも第１孔３５内における下部電極２７上とはそれぞれ互いに分離するように形成される。

次に、図２３に示すように、例えばスピン塗布法により、第１孔３５を埋め込むように、第３絶縁層４０が形成される。 この第３絶縁層４０は、例えばシリコン酸化膜またはシリコン窒化膜で構成される。

次に、図２４に示すように、例えばＣＭＰにより、第１孔３５外の第４絶縁層５１上に形成された上部電極２８、参照層３９、トンネルバリア層３８、記憶層３７、および下部電極２７が除去される。 また、第３絶縁層４０の上部側の一部も除去される。

次に、図２５に示すように、リソグラフィ技術により、第４絶縁層５１（および第３絶縁層４０）上に、図示せぬレジストパターンが形成される。 このレジストパターンをマスクとして、例えばＲＩＥにより、第４絶縁層５１、第１絶縁層３２、および第３絶縁層４０に配線溝４１が形成される。 これにより、配線溝４１の底面において上部電極２８の上面が露出する。

次に、図１９に示すように、例えばスパッタリング法により、全面に図示せぬＣｕシード層を形成した後、例えば電解めっき技術により、Ｃｕシード層上にＣｕ層が形成される。 その後、配線溝４１外の第４絶縁層５１上に形成されたＣｕ層が除去され、配線溝４１内にＣｕで構成されるビット線ＢＬＡが形成される。

このようにして、第３の実施形態に係る磁気抵抗効果素子ＭＴＪ、およびそれに接続される配線電極等が形成される。

［第３の実施形態の効果］
上記第３の実施形態によれば、第１絶縁層３２に第１孔３５を形成した後、第１孔３５の内面上にカバレッジの悪い第４絶縁層５１を形成する。 これにより、第１孔３５の径を上部側から下部側に向かって大きくする。 そして、径が最も小さい第１孔３５の最上部を介したスパッタリング法により、第１孔３５内の底部に磁気抵抗効果素子ＭＴＪを形成する。 これにより、第１の実施形態と同様の効果を得ることができる。

また、第３の実施形態では、リソグラフィ技術の限界寸法で第１絶縁層３２に第１孔３５を形成し、その後、表面に第４絶縁層５１を形成することで第１孔３５の径をリソグラフィ技術の限界寸法よりも小さくする。 すなわち、リソグラフィ技術の限界寸法以下の磁気抵抗効果素子ＭＴＪを形成することができる。

＜第４の実施形態＞
図２６乃至図３３を用いて、第４の実施形態に係る磁気抵抗効果素子ＭＴＪについて説明する。 第４の実施形態は、第３の実施形態の変形例であり、記憶層３７を形成した後、第１孔３５の径を大きくすることで、その後に形成されるトンネルバリア層３８で記憶層３７の上面および側面を覆う例である。 すなわち、第４の実施形態は、第３の実施形態に第２の実施形態を組み合わせたものである。 以下に、第４の実施形態に係る磁気抵抗効果素子ＭＴＪについて詳説する。

なお、第４の実施形態において、上記各実施形態と同様の点については説明を省略し、主に異なる点について説明する。

［第４の実施形態の構造］
まず、図２６を用いて、第４の実施形態に係る磁気抵抗効果素子ＭＴＪの構造について説明する。

図２６は、第４の実施形態に係る磁気抵抗効果素子ＭＴＪの構造を示す断面図である。 なお、図２６において、図２におけるビア２９は省略している。

図２６に示すように、第４の実施形態において、上記各実施形態と異なる点は、トンネルバリア層３８が記憶層３７の上面および側面、下部電極２７の側面を覆うように形成され、かつ磁気抵抗効果素子ＭＴＪ、下部電極２７、および上部電極２８の周囲を囲うように第３絶縁層４０、第４絶縁層５１、および第１絶縁層３２が形成される点である。

より具体的には、下部電極２７は、配線間絶縁層３１内に形成されたコンタクトビア２６上に形成される。 この下部電極２７上（上面上）に、記憶層３７が形成される。 これら記憶層３７の上面および側面、および下部電極２７の側面を覆うように、トンネルバリア層３８が形成される。 言い換えると、トンネルバリア層３８は、記憶層３７の上面上および側面上、および下部電極２７の側面上に連接して形成される。

トンネルバリア層３８上（上面上）には、参照層３９が形成される。 このとき、トンネルバリア層３８が記憶層３７の側面上にも形成されている分、参照層３９は記憶層３７よりも径が大きく形成される。 また、参照層３９上（上面上）には、上部電極２８が形成される。

磁気抵抗効果素子ＭＴＪ、下部電極２７、および上部電極２８の周囲を囲うように、第３絶縁層４０が形成される。 すなわち、第３絶縁層４０は、記憶層３７の側面を覆うトンネルバリア層３８、参照層３９、および上部電極２８の側面上に形成される。 また、第３絶縁層４０は、上部側から下部側に向かって、その膜厚が厚くなるように形成される。

第３絶縁層４０の側面上には、第４絶縁層５１が形成される。 言い換えると、第４絶縁層５１は、第３絶縁層４０の周囲を囲うように形成される。 また、第４絶縁層５１は、上部側から下部側に向かって、その膜厚が薄くなるように形成される。 これにより、磁気抵抗効果素子ＭＴＪ、下部電極２７、および上部電極２８の側面上に形成された第４絶縁層５１と第３絶縁層４０との積算膜厚は、一定となる。

第４絶縁層５１の側面上には、第１絶縁層３２が形成される。 言い換えると、第１絶縁層３２は、第４絶縁層５１の周囲を囲うように形成される。

［第４の実施形態の製造方法］
次に、図２７乃至図３３を用いて、第４の実施形態に係る磁気抵抗効果素子ＭＴＪの製造方法について説明する。

図２７乃至図３３は、第４の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図である。

まず、第３の実施形態における図２０および図２１の工程が行われる。 すなわち、第１絶縁層３２に第１孔３５を形成した後、カバレッジの悪い第４絶縁層５１が第１絶縁層３２の側面上および第１孔３５外における第１絶縁層３２の上面上に形成される。

次に、図２７に示すように、例えばスパッタリング法により、例えばＴｉＮで構成される下部電極２７が堆積される。 このとき、例えばコリメータ等を用いた膜面に対して垂直成分の高い（垂直方向またはほぼ垂直方向からの）スパッタリング法が行われる。 これにより、下部電極２７は、第１孔３５内におけるコンタクトビア２６上、すなわち、第１孔３５内の底面上に形成される。 また、同時に、下部電極２７は、第１孔３５外における第４絶縁層５１上にも、第１孔３５内のコンタクトビア２６上とは分離するように形成される。

次に、例えば下部電極２７の場合と同様のスパッタリング法により、記憶層３７が堆積される。 このとき、第１孔３５が下部側に向かって大きくなる径を有するため、記憶層３７は第１孔３５内における第４絶縁層５１の側面上には形成されない。 これにより、第１孔３５内における下部電極２７上（上面上）に、記憶層３７が形成される。 また、同時に、記憶層３７は、第１孔３５外における下部電極２７上にも第１孔３５内における下部電極２７上とは互いに分離するように形成される。

次に、図２８に示すように、例えば希釈されたフッ酸水溶液を用いたウェットエッチングにより、第４絶縁層５１が等方的にエッチングされる。 このとき、第４絶縁層５１の上面は下部電極２７および記憶層３７で覆われているため、第４絶縁層５１の側面がエッチングされる。 これにより、第１孔３５の径が大きくなる。

次に、図２９に示すように、第１孔３５外における第４絶縁層５１上に形成された記憶層３７および下部電極２７が除去される。

次に、例えば下部電極２７の場合と同様のスパッタリング法により、トンネルバリア層３８が堆積される。 このとき、トンネルバリア層３８は、記憶層３７の形成時よりも大きい径を有する第１孔３５を介したスパッタリング法によって形成される。 このため、トンネルバリア層３８は、第１孔３５内において、記憶層３７の形成領域よりも大きい領域に形成される。

その結果、トンネルバリア層３８は、第１孔３５内における記憶層３７の側面および上面、および下部電極２７の側面を覆うように形成される。 言い換えると、トンネルバリア層３８は、記憶層３７の上面上および側面上、および下部電極２７の側面上に連接して形成される。 これにより、記憶層３７の端部を覆うことができる。

また、同時に、トンネルバリア層３８は、第１孔３５内における第４絶縁層５１にも形成される。 このとき、第１孔３５内の記憶層３７上のトンネルバリア層３８と、第１孔３５外における第４絶縁層５１上のトンネルバリア層３８とは、互いに分離するように形成される。

次に、図３０に示すように、例えば下部電極２７の場合と同様のスパッタリング法により、参照層３９および上部電極２８が順に堆積される。 これにより、参照層３９および上部電極２８は、第１孔３５内におけるトンネルバリア層３８上（上面上）に順に形成される。 このとき、トンネルバリア層３８が記憶層３７の側面上にも形成されている分、参照層３９および上部電極２８は記憶層３７よりも径が大きく形成される。

また、同時に、参照層３９および上部電極２８は、第１孔３５外におけるトンネルバリア層３８上にも形成される。 このとき、第１孔３５内のトンネルバリア層３８上の参照層３９および上部電極２８と、第１孔３５外におけるトンネルバリア層３８上の参照層３９および上部電極２８とはそれぞれ、互いに分離するように形成される。

次に、図３１に示すように、例えばスピン塗布法により、第１孔３５を埋め込むように、第３絶縁層４０が形成される。 この第３絶縁層４０は、例えばシリコン酸化膜またはシリコン窒化膜で構成される。

次に、図３２に示すように、例えばＣＭＰにより、第１孔３５外の第４絶縁層５１上に形成された上部電極２８、参照層３９、およびトンネルバリア層３８が除去される。 また、第３絶縁層４０の上部側の一部も除去される。

次に、図３３に示すように、リソグラフィ技術により、第４絶縁層５１（および第３絶縁層４０）上に、図示せぬレジストパターンが形成される。 このレジストパターンをマスクとして、例えばＲＩＥにより、第４絶縁層５１、第１絶縁層３２、および第３絶縁層４０に配線溝４１が形成される。 これにより、配線溝４１の底面において上部電極２８の上面が露出する。

次に、図２６に示すように、例えばスパッタリング法により、全面に図示せぬＣｕシード層を形成した後、例えば電解めっき技術により、Ｃｕシード層上にＣｕ層が形成される。 その後、配線溝４１外の第２絶縁層３３上に形成されたＣｕ層が除去され、配線溝４１内にＣｕで構成されるビット線ＢＬＡが形成される。

このようにして、第４の実施形態に係る磁気抵抗効果素子ＭＴＪ、およびそれに接続される配線電極等が形成される。

［効果］
上記第４の実施形態によれば、第２の実施形態および第３の実施形態と同様の効果を得ることができる。

なお、上記各実施形態では、ＭＲＡＭの磁気抵抗効果素子ＭＴＪに適用する例を示したが、これに限らない。 上記各実施形態は、円柱状に形成される素子であればＲｅＲＡＭ（Resistance Random Access Memory）、ＰＲＡＭ（Phase-change Random Access Memory）の可変抵抗素子にも適用可能である。

その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。 さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。 例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

２６…コンタクトビア、３１…配線間絶縁層、３２…第１絶縁層、３３…第２絶縁層、３４…第２孔、３５…第１孔、３７…記憶層、３８…トンネルバリア層、３９…参照層、４０…第３絶縁層