자기 저항 효과 소자, 다이오드 및 트랜지스터를 사용한 자기 랜덤 액세스 메모리{MAGNETIC RANDOM ACCESS MEMORY USING MAGNETIC RESISTANCE EFFECT ELEMENT, DIODE, AND TRANSISTOR}

<관련 출원>

본 출원은 2011년 9월 26일 출원된 선행 일본 특허 출원 제2011-209906호에 기초한 것으로 그 우선권을 주장하며, 그 전체 내용이 참조로서 본 명세서에 원용된다.

발명의 실시 형태는, 자기 저항 효과 소자, 다이오드 및 트랜지스터를 사용한 자기 랜덤 액세스 메모리에 관한 것이다.

클라우드 컴퓨팅 시대가 막을 열고, 방대하게 증가하는 정보를 처리하기 위하여 정보 처리 고속화의 요구는 증가 일로를 걷고 있다. 퍼스널 컴퓨터의 시대에서는 방대하여 전부 처리할 수 없는 정보는 이용자가 시간을 소비함으로써 대응해 왔다. 그러나, 클라우드 컴퓨팅 세계에서는, 정보는 실시간으로 처리되기 때문에, 정보를 처리하기 위하여 사용자가 시간을 들이는 것은 불가능하게 된다.

한편, 고속으로 정보를 처리하기 위해서 SRAM(Static Random Access Memory)과 MPU(Micro-Processing Unit)가 사용되고 있는데, 클라우드 컴퓨팅 세계에서는 휴대 단말기에 데이터를 송수신하여 방대한 정보를 실시간으로 활용하기 때문에, 전력을 수시로 소비하는 SRAM과 MPU에서는 소비 전력이 문제가 된다. 커다란 소비 전력을 보충하기 위해서는 커다란 배터리가 필요해지기 때문에, 일상적인 정보의 휴대화와는 좀 거리가 있다.

소비 전력의 저감을 위하여, 불휘발성 메모리 개발에 대한 기대는 커서 전세계에서 개발이 가속되고 있다. 예를 들어 MRAM(자기 랜덤 액세스 메모리)이나 FeRAM(강유전체 메모리), PRAM(상변화 메모리), ReRAM(저항 변화형 메모리)을 들 수 있다. 이들 메모리 중에서, MRAM이 유일하게, 재기록 횟수가 매우 많고, 기입, 판독 속도가 빠르다고 하는 특징을 가져, 불휘발성의 워킹 메모리를 실현할 수 있는 포텐셜을 가지고 있다.

그러나, SRAM에 비하면 MRAM의 기입 시간, 판독 시간은 모두 1자리 정도 길다. MRAM에 있어서는, 기입 시간은 기입 전류를 높임으로써, 판독 시간은 판독 저항차를 올림으로써 고속화하는 것이 가능하다. 즉, 고속 판독을 가능하게 하기 위해서, 더욱더 판독 저항차의 향상이 요망되고 있었다.

MRAM을 사용하여 SRAM과 같은 고속 동작을 실현하기 위해서는, 판독에서는 출력 향상, 기입에서는 전류 저감이 필요 불가결하다. 그러나, 판독 출력은 기존의 기술을 사용하는 한 200%보다 크게 할 수 없어, SRAM 정도의 속도로 데이터 “1”과 데이터 “0”의 정보를 판독할 수 없었다.

도 1은, 제1 실시 형태에 의한 MRAM의 메모리 셀을 도시하는 도면.
도 2는, 제1 실시 형태의 메모리 셀의 기입 방법을 설명하는 도면.
도 3은, 제1 실시 형태의 메모리 셀 판독 방법을 설명하는 도면.
도 4는, PIN 다이오드의 IV 특성을 도시하는 도면.
도 5는, 도 4에 도시하는 특성을 갖는 다이오드를 사용하여 제1 실시 형태의 메모리 셀의 판독을 행했을 때의 다이오드(25)에 흐르는 전류를 도시하는 도면.
도 6은, MTJ 소자에 인가되는 전압차의, MTJ 소자의 저항 Rmtj에 대한 선택 트랜지스터의 저항 Rtr과의 비의 의존성을 도시하는 도면.
도 7은, MTJ 소자의 MR에 대하여, MTJ 소자의 저항차가 가장 커지는 선택 트랜지스터의 저항과 MTJ 소자의 저항과의 비를 도시하는 도면.
도 8은, SIM 쇼트키 다이오드의 IV 특성을 도시하는 도면.
도 9는, 제2 실시 형태에 의한 MRAM의 메모리 셀을 도시하는 도면.
도 10은, 제2 실시 형태의 메모리 셀의 기입 방법을 설명하는 도면.
도 11은, 제2 실시 형태의 메모리 셀의 판독 방법을 설명하는 도면.
도 12는, 다이오드에 흐르는 전류 Ion과 전류 Ioff와의 전류비의 Rdiode/Rmtj의 비에 관한 의존성을 도시하는 도면.
도 13은, 제1 실시 형태에 의한 메모리 셀의 배치예의 제1 구체예를 도시하는 회로도.
도 14는, 제1 실시 형태에 의한 메모리 셀의 배치예의 제1 구체예를 도시하는 회로도.
도 15의 (a), 도 15의 (b), 도 15의 (c)는, 제1 실시 형태의 메모리 셀의 배치의 일례를 설명하는 도면.
도 16의 (a), 도 16의 (b)는, 다이오드의 예를 설명하는 도면.

본 실시 형태의 자기 메모리는, 스핀 주입 기입에 의해 자화의 방향이 불변인 제1 자성층과, 자화의 방향이 가변인 제2 자성층과, 상기 제1 자성층과 상기 제2 자성층과의 사이에 설치된 터널 장벽층을 갖는 자기 저항 효과 소자와, 상기 자기 저항 효과 소자의 상기 제1 및 제2 자성층의 한쪽 자성층에 전기적으로 접속된 제1 배선과, 소스/드레인의 한쪽이 상기 자기 저항 소자의 상기 제1 및 제2 자성층의 다른 쪽에 전기적으로 접속된 선택 트랜지스터와, 상기 선택 트랜지스터의 소스/드레인의 다른 쪽에 전기적으로 접속된 제2 배선과, 상기 자기 저항 소자의 상기 제1 및 제2 자성층의 다른 쪽에 전기적으로 1 단자가 접속된 다이오드와, 상기 다이오드의 다른 단자에 전기적으로 접속된 제3 배선과, 상기 제3 배선에 전기적으로 접속된 감지 증폭기를 구비하고 있는 것을 특징으로 한다.

이하, 실시 형태에 대해서 도면을 참조하여 설명한다. 또한, 이하의 설명에 있어서, 동일한 기능 및 구성을 갖는 요소에 대해서는, 동일 부호를 붙이고, 중복 설명은 필요한 경우에만 행한다.

(제1 실시 형태)

(기본 구조)

제1 실시 형태에 의한 MRAM의 메모리 셀의 기본 구성을 도 1에 도시한다. 이 메모리 셀(1)은, 1개의 MTJ 소자(10)와, 1개의 선택 트랜지스터(20)와, 1개의 다이오드(25)를 구비하고 있다. MTJ 소자(10)로서는, 예를 들어 누설 자장 조정층/비자성층/참조층/터널 장벽층/기록층/하지층으로 이루어지는 수직 자화 스핀 주입 소자가 사용된다. 여기서, 기호 「A/B」는 A층이 B층의 상방에 위치하고 있는 것을 의미한다. 또한, MTJ 소자(10)로서는, 자화의 방향이 막면에 수직으로 고정되어 있는 참조층과, 자화의 방향이 막면에 수직이고 가변인 기록층과, 참조층과 기록층과의 사이에 설치된 터널 장벽층을 적어도 구비하고 있으면 좋다. 여기서, 막면이란, 자성층의 상면을 의미한다.

선택 트랜지스터(20)로서는, 예를 들어 N 채널 MOS(Metal 0xide Semiconductor) 트랜지스터가 사용된다. MTJ 소자(10)는 1 단자가 제1 배선(30a)에 접속되고, 타단자가 선택 트랜지스터(20)의 소스/드레인의 한쪽에 접속됨과 함께 다이오드(25)의 1 단자에 접속되어 있다. 선택 트랜지스터(20)는 소스/드레인의 다른 쪽이 제2 배선(30b)에 접속되고, 다이오드(25)는 타단자가 제3 배선(30c)에 접속되어 있다. 또한 제3 배선(30c)에는 감지 증폭기(40)가 접속되어 있다.

(기입 방법)

도 1에 나타내는 메모리 셀(1)의 기입 방법에 대하여 도 2를 참조하여 설명한다. 도 2에 있어서는, MTJ 소자(10)는, 기록층(12)과, 참조층(16)과, 기록층(12)과 참조층(16)과의 사이에 설치된 터널 장벽층(14)을 구비하고 있다. 또한, 도 2에 도시하는 화살표는 기입 시에 있어서의 전류가 흐르는 방향을 나타내고 있다.

기입은, 선택 트랜지스터(20)의 게이트 전극에 전압을 인가하여 선택 트랜지스터(20)를 온 상태로 하고, 이 상태에서 제1 배선(30a) 및 제2 배선(30b)에 각각 전압을 인가하여 쌍방향으로 전류가 흐르도록 함으로써 기입을 실시한다. 예를 들어, 기록층(12)의 자화 방향과 참조층(16)의 자화 방향이 평행(동일 방향)일 때에, 기록층(12)의 자화 방향을 참조층(16)의 자화 방향과 반평행(반대 방향)으로 하는 기입은, 제1 배선(30a)으로부터, MTJ(10)및 선택 트랜지스터(20)를 거쳐서 제2 배선(30b)으로 전류를 흘림으로써 행한다. 이 경우, 전자는 제2 배선(30b)으로부터 선택 트랜지스터(20)를 거쳐서 기록층(12)으로 흐른다. 그러면, 전자는 기록층(12)에 의해 스핀 편극되고, 이 스핀 편극된 전자는, 터널 장벽층(14)을 통과하여 참조층(16)을 향한다. 이때, 참조층(16)의 자화 방향과 동일한 방향의 스핀을 갖는 전자는, 참조층(16)을 통과하여, 제1 배선(30a)으로 흐른다. 참조층(16)의 자화 방향과 반대 방향의 스핀을 갖는 전자는, 터널 장벽층(14)과 참조층(16)과의 계면에서 반사되고, 기록층(12)의 자화에 스핀 토크가 작용함으로써 기록층(12)의 자화 방향이 반전되어, 기입이 이루어진다.

또한, 기록층(12)의 자화 방향과 참조층(16)의 자화 방향이 반평행일 때에, 기록층(12)의 자화 방향을 참조층(16)의 자화 방향과 평행하게 하는 기입은, 제2 배선(30b)으로부터, 선택 트랜지스터(20) 및 MTJ(10)을 거쳐서 제1 배선(30a)으로 전류를 흘림으로써 행한다. 이 경우, 전자는 제1 배선(30a)으로부터 참조층(16)으로 흐른다. 그러면, 전자는, 참조층(16)에 의해 스핀 편극되고, 이 스핀 편극된 전자는 터널 장벽층(14)을 거쳐서 기록층(12)으로 유입하고, 기록층(12)의 자화에 스핀 토크가 작용함으로써 기록층(12)의 자화 방향이 반전된다. 이에 따라, 기록층(12)의 자화 방향이 반평행 상태에서 평행 상태로 반전되어, 기입이 이루어진다.

(판독 방법)

도 1에 도시하는 메모리 셀의 판독 방법에 대하여 도 3을 참조하여 설명한다. 또한, 도 3에 도시하는 화살표는 판독 시에 있어서의 전류가 흐르는 방향을 나타내고 있다.

판독은, 선택 트랜지스터(20)의 게이트 전극에 전압을 인가하여, 선택 트랜지스터(20)를 온 상태로 한다. 이 상태에서 제1 배선(30a) 및 제3 배선(30c)에 양의 전압을 인가하고, 제2 배선(30b)에 접지 전압을 인가한다. 스핀 주입 기입에 있어서는, 참조층(16)에서 기록층(12)으로 전류를 흘렸을 경우가, 기록층(12)에서 참조층(16)으로 전류를 흘리는 경우보다, 스핀 주입 자화 반전 전류는 크다. 즉, 참조층(16)에서 기록층(12)으로 판독 전류를 흘림으로써 스핀 주입 자화 반전이 되기 어려워져, 판독에 의한 오기입을 방지하는 것이 가능해진다. 이로 인해, 판독은, 다이오드(25)에 접속된 제3 배선(30c)으로 흐르는 전류를 감지 증폭기(40)로 판독함으로써 실시한다. 또한, 도 3에 있어서, 다이오드(25)의 접속을 반대로 하여 판독 전류가 흐르는 방향을 반대로 하여도 판독이 가능해진다. 단, 이 경우, 판독 시에 기록층(12)에 기입이 행해지는 것을 방지하기 위해서, MTJ 소자(10)의 적층 순서를 반대로 하는 것이 바람직하다. 즉 제1 배선(30a)에 기록(12)을 접속하고, 다이오드(25) 및 선택 트랜지스터(20)에는 참조층을 접속한다.

MR(자기 저항 변화율)이 200%인 MTJ 소자(10)를 사용한 경우, 참조층(16)과 기록층(12)의 자화 방향이 평행한 경우의 저항을 111kΩ으로 하면, 반평행의 경우의 저항은 333kΩ이 된다. 선택 트랜지스터(20)의 저항을 189kΩ으로 하고, 다이오드(25)로서는 PIN 다이오드를 사용하고, n형층이 선택 트랜지스터(20) 및 MTJ 소자(10)에 접속되는 방향으로 다이오드를 접속한다. 즉 제3 배선(30c)에서 제2 배선(30b)으로 전류를 흘리는 경로가 다이오드(25)에 있어서의 순방향이 된다. 제1 배선(30a)과 제2 배선(30b)과의 사이에 0.3V의 전압을 인가한 경우, MTJ 소자(10)의 저항이 111kΩ인 경우에는 MTJ 소자(10)에는 0.11V의 전압이 인가되고, 선택 트랜지스터(20)에는 0.19V의 전압이 인가된다. 이에 대해, MTJ 소자(10)의 저항이 333kΩ인 경우에는 MTJ 소자에 0.19V의 전압이 인가되고, 선택 트랜지스터(20)에는 0.11V의 전압이 인가된다.

제1 배선(30a)과 제2 배선(30b)과의 사이에 0.3V의 전압을 인가함과 동시에 제3 배선(30c)과 제2 배선(30b)과의 사이에 0.3V의 전압을 인가하면, 도 3에 도시하는 셀 구조는, MTJ 소자(10)와 다이오드(25)가 형성하는 병렬 회로에, 선택 트랜지스터(20)가 직렬로 접속된 회로라고 간주할 수 있다. 여기서, 다이오드(25)의 저항을 MTJ 소자(10)에 대하여 충분히 크게 하면, 다이오드(25)에는 전류가 거의 흐르지 않고, MTJ 소자(10)에 선택 트랜지스터에 흐르는 전류와 거의 등가의 전류가 흐르게 된다. MTJ 소자(10)와 선택 트랜지스터(20)에는 거의 동일한 양의 전류가 흐르기 때문에, MTJ 소자(10)의 양단부에 인가되는 전압 및 선택 트랜지스터(20)에 인가되는 전압은 MTJ 소자(10)와 선택 트랜지스터(20)의 저항의 비로 근사할 수 있게 된다. MTJ 소자(10)와 다이오드(25)는 병렬 회로를 형성하여 동일 전위차의 전압이 인가되기 때문에, MTJ 소자(10)와 선택 트랜지스터(20)에 인가되는 전압이 결정되면 다이오드(25)에 인가되는 전압도 결정된다. 따라서 MTJ 소자(10)의 저항이 111kΩ이고 선택 트랜지스터(20)의 저항이 189kΩ인 경우에는 MTJ 소자(10)에 0.11V의 전압이 인가되고, 선택 트랜지스터(20)에는 0.19V의 전압이 인가되고, 다이오드(25)에는 MTJ 소자(10)와 동일 전압인 0.11V가 인가되게 된다. 이에 대해, MTJ 소자(10)의 저항이 333kΩ이고 선택 트랜지스터(20)의 저항이 189kΩ인 경우에는 MTJ 소자(10)에 0.19V의 전압이 인가되고, 선택 트랜지스터에는 0.11V의 전압이 인가되고, 다이오드(25)에는 MTJ 소자(10)와 동일 전압인 0.19V가 인가된다.

이어서, 다이오드(25)로서, 도 4에 도시하는 IV 특성을 갖는 PIN 다이오드를 사용한 경우를 생각한다. 도 4에 도시하는 IV 특성은, 예를 들어 p형 Si에 B(붕소)을 도프한 SiB, n형에 P(인)을 도프한 SiP, p형 반도체와 n형 반도체와의 사이에 절연막(i형층)을 끼움으로써 형성할 수 있다. 다이오드에 인가되는 전압이 0.11V인 경우에는 0.005μA의 전류가 흐르고, 0.19V인 경우에는 0.1μA의 전류가 흐른다. 즉, 전압이 0.11V에서 0.19V로 0.08V 바뀜으로써 전류가 20배 변화하는 것을 나타내고 있다. 즉, 제3 배선(30c)과 제2 배선(30b) 사이에 흐르는 전류를 대략 20배 변화시키는 것이 가능하게 된다. 한편, 제1 배선(30a)과 제2 배선(30b) 사이에 흐르는 전류를 생각하면, MTJ 소자(10)의 저항이 저저항인 경우에는 MTJ 소자의 저항은 111kΩ이고 선택 트랜지스터의 저항이 189kΩ이 되고, 0.3V의 전압을 인가하면, 제1 배선(30a)과 제2 배선(30b) 사이에 1μA 정도의 전류가 흐른다. 또한, MTJ 소자(10)의 저항이 고저항인 경우에는 MTJ 소자의 저항은 333kΩ이고 선택 트랜지스터(20)의 저항이 189kΩ이 되고, 0.3V의 전압을 인가하면, 제1 배선(30a)과 제2 배선(30b)의 사이에 0.57μA 정도의 전류가 흐른다. 즉, 제1 배선(30a)과 제2 배선(30b) 사이에 흐르는 전류는 각각 1μA와 0.57μA가 되고, 1.7배 정도의 비를 얻는 것이 가능하게 된다. 제1 배선(30a)과 제2 배선(30b) 사이에 흐르는 전류는 1.7배의 변화하는 반면, 제3 배선(30c)과 제2 배선(30b) 사이에 흐르는 전류는 20배 변화시킬 수 있기 때문에, MTJ 소자(10)와 선택 트랜지스터(20)로 형성되는 셀 구조에 대하여 다이오드(25)를 접속시켜, 다이오드(25)와 선택 트랜지스터에 흐르는 전류를 판독함으로써 커다란 전류비를 얻는 것이 가능하게 된다. 종래와 같이, 1개의 MTJ 소자(10)와 1개의 선택 트랜지스터(20)를 조합한 셀 구조에서는 판독 전류비로서 2배 정도밖에 얻어지지 않았다. 그러나, 본 실시 형태와 같이, 다이오드를 조합함으로써 1자리 이상 판독 전류를 변화시키는 것이 가능하게 된다.

실제로는 다이오드(25)에는 MTJ 소자(10)가 병렬로 접속되고, 다이오드(25)의 저항과 MTJ 소자(10) 저항의 합성 저항과, 선택 트랜지스터(20)의 저항과의 비에 따라, 다이오드(25) 및 MTJ 소자(10)에 인가되는 전압이 정해진다. 이로 인해, MTJ 소자(10)의 저항이 111kΩ에서 333kΩ로 변화되었을 경우의 전압 변화는 다이오드(25)의 온 상태와 오프 상태의 저항에 따라 변화한다. 도 4에 도시하는 특성을 갖는 다이오드를 사용하여 도 3에 도시하는 메모리 셀의 판독을 실시하면 다이오드(25)에 흐르는 전류는 19배의 변화가 되고, 전술한 바와 같이 제3 배선(30c)과 제2 배선(30b) 사이에 흐르는 전류의 변화량으로서 20배에 비하여 약간 작아진다.

다이오드(25)에 흐르는 전류의 변화량은 MTJ 소자(10)와 선택 트랜지스터(20)와 다이오드(25)의 저항에 의해 정해진다. 다이오드에 흐르는 전류의 변화량은 큰 것이 바람직하고, 다이오드(25)에 흐르는 전류의 변화량을 증가시키기 위하여, 다이오드(25), MTJ 소자(10) 및 선택 트랜지스터(20)의 저항값을 최적화시킬 필요가 있다.

도 3에 도시하는 메모리 셀을 사용하여 판독을 실시했을 경우의 다이오드에 흐르는 전류의 변화량을 도 5에 도시한다. 도 5에 있어서, 횡축에 나타내는 Rdiode는 다이오드(25)가 온일 때의 저항을 나타내고, Rmtj는 MTJ 소자(10)가 저저항일 때의 저항을 나타내고 있다. 종축에 나타내는 Ion은 MTJ 소자(10)가 고저항(333kΩ)일 때에 다이오드(25)에 흐르는 전류를 나타내고, Ioff는 MTJ 소자(10)가 저저항(111kΩ)일 때에 다이오드(25)에 흐르는 전류를 나타내고 있다. 도 4의 특성을 갖는 다이오드를 사용하여, MTJ 소자(10)의 저저항 시의 저항을 111kΩ라고 하고 다이오드(25)가 온일 때의 저항을 1.9MΩ이 되도록 선택하면, 즉, Rdiode/Rmtj가 1.7이 되도록 선택하면, 다이오드(25)에 흐르는 전류는, 다이오드(25)가 온과 오프일 때에 19배로 변화시키는 것이 가능하게 된다(도 5의 파선을 참조).

전술한 바와 같이, MTJ 소자(10)와 선택 트랜지스터(20)로 메모리 셀을 구성한 경우에는, MTJ 소자(10)의 저항이 저저항인 경우에는 MTJ 소자(10)의 저항은 111kΩ이고 선택 트랜지스터(20)의 저항이 189kΩ이 되고, 0.3V의 전압을 인가하면, 1μA 정도의 전류가 흐른다. 또한, MTJ 소자(10)의 저항이 고저항인 경우에는 MTJ 소자(10)의 저항은 333kΩ이고 선택 트랜지스터(20)의 저항이 189kΩ이 되고, 0.3V의 전압을 인가하면, 0.57μA 정도의 전류가 흐른다. 즉, MTJ 소자(10)와 선택 트랜지스터(20)에서 메모리 셀에 흐르는 전류는 각각 1μA와 0.57μA이 되고, 1μA/0.57μA=1.7로 1.7배 정도의 비를 얻는 것이 가능하게 된다. MTJ 소자(10)의 저항이 낮을 때와, 높을 때에 흐르는 전류는 1.7배 변화하게 된다. 한편, 다이오드(25)를 사용한 경우에는, 19배의 변화를 갖게 하는 것이 가능하게 된다. 이로 인해, 다이오드를 사용하면, 커다란 전류 변화를 얻는 것이 가능하게 되어 고속화 판독의 RC 지연에 의한 전류 변화율 열화의 영향을 보충하는 것이 가능하게 된다.

도 5에 의하면, 다이오드(25)의 저항 크기와 MTJ 소자(10)의 저항 크기와의 비에 의해 얻어지는 다이오드(25)에 흐르는 판독 전류비가 상이한 것을 나타내고 있다. MTJ 소자(10)의 저항에 대하여 다이오드(25)의 저항을 크게 함으로써 커다란 전류비를 얻는 것이 가능하게 된다. 따라서, 다이오드(25)의 저항을 Rdiode, MTJ 소자(10)의 저항을 Rmtj로 하면 Rdiode/Rmtj의 관계를 만족하도록 설계하는 것이 바람직하다.

다이오드(25)에 흐르는 전류비를 크게 하기 위해서는 다이오드(25)에 인가되는 온과 오프일 때의 전압차를 올리는 것이 바람직하다. 다이오드(25)에 인가되는 전압차를 크게 하기 위해서는, MTJ 소자(10)에 인가되는 전압차를 크게 함으로써 실행 가능하다. MTJ 소자(10)에 인가되는 전압차를 도 6에 나타낸다. 도 6의 횡축은, 선택 트랜지스터(20)의 온 저항 Rtr와, MTJ 소자의 저저항값 Rmtj와의 비(=Rtr/Rmtj)을 나타내고, 종축은 MTJ 소자(10)에 인가되는 최대 전압 Vmax와 최소 전압 Vmin과의 차이를 나타낸다. MTJ 소자(10)에 인가되는 전압차(Vmax-Vmin)는 MTJ 소자(10)의 저항 Rmtj에 대한 선택 트랜지스터(20)의 저항 Rtr의 비(=Rtr/Rmtj)와, MR에 의해 정해진다. 예를 들어 MR가 200%인 경우에는 MTJ 소자(10)의 저항 Rmtj에 대하여 선택 트랜지스터(20)의 저항 Rtr를 1.7배로 함으로써 0.8V의 저항차가 얻어지는 것을 나타내고 있다. MTJ 소자(10)의 MR에 대하여, MTJ 소자(10)의 저항차가 가장 커지는 선택 트랜지스터의 저항과 MTJ 소자(10)의 저항과의 비를 도 7에 나타낸다. 도 7로부터 알 수 있는 바와 같이, MTJ 소자(10)의 저항을 Rmtj, 선택트랜지스터(20)의 저항을 Rtr로 하면 Rtr>Rmtj의 관계를 만족하도록 설계하는 것이 바람직하다. 혹은 가능한 한 MR를 올리는 것이 바람직하다는 것을 알 수 있다.

도 5 및 도 7로부터 다이오드(25)에 흐르는 온과 오프의 전류비를 올리기 위해서는 MTJ 소자(10)의 저저항값 Rmtj보다 다이오드(25)가 온일 때의 저항 Rdiode를 크게 하고, 또한 MTJ 소자(10)의 저저항값 Rmtj보다 선택 트랜지스터의 온 저항 Rtr를 크게 하는 것이 바람직하다. 또한, MTJ 소자(10)의 고저항값보다 다이오드(25)의 온 저항을 크게 하는 것이 바람직하다.

이어서, 다이오드(25)로서, 도 8에 나타내는 IV 특성을 갖는 쇼트키 다이오드를 사용한 예를 생각한다. 이 쇼트키 다이오드는, 예를 들어 Si에 NiSi를 접합시킴으로써 형성하는 것이 가능하다. 쇼트키 다이오드를 사용하면 미량의 전압에 대한 전류 변화량을 크게 취할 수 있기 때문에, 도 2에 도시하는 메모리 셀의 다이오드(25)로서 도 8에 나타내는 쇼트키 다이오드를 사용하면 Ion과 Ioff의 전류비를 증가시키는 것이 가능하게 된다. 쇼트키 다이오드로서는, 반도체와 금속의 접합 이외에, 도전막 중에 절연체를 끼운 MIM(Metal Insulator Metal) 구조를 사용해도 좋다.

또한, 도 2에 도시하는 메모리 셀의 다이오드(25)로서 PIN 다이오드를 예로 들었지만, PIN 다이오드 대신에, GeAs와 Ge를 접합시킨 PN 다이오드나, 제너 다이오드를 사용해도 좋다. 단, 제너 다이오드를 사용하는 경우에는 도 2에 도시하는 메모리 셀에 있어서 P과 N의 방향은 역방향으로 설정할 필요가 있다.

MTJ 소자(10)와 다이오드(25)에 인가시키는 전압은 동일하다고 하고 있지만, 다이오드(25)에 인가시키는 전압을 MTJ 소자(10)에 인가시키는 전압보다 크게 해도 좋다. MTJ 소자(10)와 다이오드(25)에 인가시키는 전압에 차이를 갖게 함으로써 다이오드(25)에 흐르는 전류가 증가하고, 판독용의 감지 증폭기에 대한 판독 출력을 향상시키는 것이 가능하게 된다. 또한, 다이오드(25)의 저항을 작게 설계하는 것이 가능하게 되기 때문에, 배선의 RC 지연에 의한 펄스 전류의 상승 열화를 억제하는 것이 가능하게 되고, 보다 고속에서의 판독이 가능하게 된다.

이상 설명한 바와 같이, 제1 실시 형태에 의하면, 고속 동작을 가능하게 하는 자기 메모리를 제공할 수 있다.

(제2 실시 형태)

제2 실시 형태에 의한 MRAM의 메모리 셀의 기본 구성을 도 9에 나타낸다. 이 메모리 셀(1)은, 2개의 MTJ 소자(10a, 10b)와, 1개의 선택 트랜지스터(20)와, 1개의 다이오드(25)를 구비하고 있다. MTJ 소자(10a)는 적어도, 기록층(12a)과, 참조층(16a)과, 기록층(12a)과 참조층(16a) 사이에 설치된 터널 장벽층(14a)을 가지고 있다. 또한, MTJ 소자(10b)는 적어도, 기록층(12b)과, 참조층(16b)과, 기록층(12b)과 참조층(16b) 사이에 설치된 터널 장벽층(14b)을 가지고 있다. MTJ 소자(10a)는 1 단자(즉 참조층(16a)측의 전극(도시하지 않음))이 제1 배선(30a)에 접속되고, 타단자(즉 기록층(12a)측의 전극(도시하지 않음))이 MTJ 소자(10b)의 1 단자(기록층(12b)측의 전극(도시하지 않음))에 접속됨과 함께 다이오드(25)의 1 단자에 접속되어 있다. MTJ 소자(10b)의 타단자(즉, 참조층(16b)측의 전극(도시하지 않음))는 선택 트랜지스터(20)의 소스/드레인의 한쪽에 접속된다. 선택 트랜지스터(20)는 소스/드레인의 다른 쪽이 제2 배선(30b)에 접속되고, 다이오드(25)는 타 단자가 제3 배선(30c)에 접속되어 있다. 또한 제3 배선(30c)에는 감지 증폭기(40)가 접속되어 있다. 즉, 제2 실시 형태에 의한 MRAM의 메모리 셀은, 2개의 MTJ 소자(10a, 10b)의 기록층(12a, 12b)과 다이오드(25)의 1 단자를 접속시킨 구성을 가지고 있다. 또한, 기록층(12a)과 기록층(12b)은 배선 또는 비자성의 도전층을 거쳐 접속된다. 기록층(12a)과 기록층(12b)은 동일한 방향의 자화를 갖는다. 또한, 참조층(16a)과 참조층(16b)의 자화 방향은, 반평행으로 되어 있다.

이어서, 이와 같이 구성된 제2 실시 형태에 의한 메모리 셀의 기입 방법에 대하여 도 10을 참조하고, 판독 방법에 대하여 도 11을 참조하여 설명한다. 도 10 및 도 11에 도시하는 화살표는 전자의 흐름을 나타낸다.

(기입 방법)

기입은, 선택 트랜지스터(20)의 게이트 전극에 전압을 인가하여 선택 트랜지스터(20)를 온 상태로 하고, 이 상태에서 제1 배선(30a) 및 제2 배선(30b)에 각각 전압을 인가하여 쌍 방향으로 전류가 흐르도록 함으로써 기입을 실시한다.

예를 들어, 기록층(12a, 12b)의 자화 방향과 참조층(16a)의 자화 방향이 평행하고, 또한 기록층(12a, 12b)의 자화 방향과 참조층(16b)의 자화 방향이 반평행일 때에, 기록층(12a)의 자화 방향을 참조층(16a)의 자화 방향과 반평행으로 하는 기입은, 제1 배선(30a)에서, MTJ(10a, 10b) 및 선택 트랜지스터(20)를 거쳐서 제2 배선(30b)으로 전류를 흘림으로써 행한다. 이 경우, 전자는 제2 배선(30b)에서 선택 트랜지스터(20)를 거쳐서 참조층(16b)으로 흐른다. MTJ 소자(10b)에 있어서는, 전자는, 참조층(16b)을 통과함으로써 스핀 편극된다. 그러면, 이 스핀 편극된 전자는 터널 장벽층(14b)을 거쳐서 기록층(12b)으로 유입하고, 기록층(12b)의 자화에 스핀 토크가 작용함으로써 기록층(12b)의 자화 방향이 반전된다. 이에 따라, 기록층(12b)의 자화 방향이 참조층(16b)의 자화 방향에 대하여 반평행 상태로부터 평행 상태로 반전되어, 기입이 이루어진다. 또한, MTJ 소자(10a)에 있어서는, 전자는 MTJ 소자(10b)에서 기록층(12a)으로 흐른다. 그러면, 전자는 기록층(12a)에 의해 스핀 편극되고, 이 스핀 편극된 전자는, 터널 장벽층(14a)을 통과하여 참조층(16a)을 향한다. 이때, 참조층(16a)의 자화 방향과 같은 방향의 스핀을 갖는 전자는, 참조층(16a)를 통과하여, 제1 배선(30a)으로 흐른다. 참조층(16a)의 자화 방향과 반대 방향의 스핀을 갖는 전자는, 터널 장벽층(14a)과 참조층(16a)과의 계면에서 반사되고, 기록층(12a)의 자화에 스핀 토크가 작용함으로써 기록층(12a)의 자화 방향이 반전되어, 기입이 이루어진다.

또한, 기록층(12a, 12b)의 자화 방향과 참조층(16a)의 자화 방향이 반평행이고 또한 기록층(12a, 12b)의 자화 방향과 참조층(16b)의 자화 방향이 평행일 때에, 기록층(12a)의 자화 방향을 참조층(16a)의 자화 방향과 평행하게 하는 기입은, 제2 배선(30b)으로부터, 선택 트랜지스터(20) 및 MTJ(10a, 10b)을 거쳐서 제1 배선(30a)으로 전류를 흘림으로써 행한다. 이 경우, 전자는 제1 배선(30a)으로부터 참조층(16a)으로 흐른다. 그러면, MTJ 소자(10a)에 있어서는, 전자는, 참조층(16a)에 의해 스핀 편극되고, 이 스핀 편극된 전자는 터널 장벽층(14a)을 거쳐서 기록층(12a)에 유입하고, 기록층(12a)의 자화에 스핀 토크가 작용함으로써 기록층(12a)의 자화 방향이 반전된다. 이에 따라, 기록층(12a)의 자화 방향이 반평행 상태에서 평행 상태로 반전되어, 기입이 이루어진다. 또한, MTJ 소자(10b)에 있어서는, 전자는 MTJ 소자(10a)에서 기록층(12b)으로 흐른다. 전자는 기록층(12b)에 의해 스핀 편극되고, 이 스핀 편극된 전자는, 터널 장벽층(14b)을 지나 참조층(16b)을 향한다. 이때, 참조층(16b)의 자화 방향과 동일한 방향의 스핀을 갖는 전자는, 참조층(16b)을 통과하여, 제2 배선(30b)으로 흐른다. 참조층(16b)의 자화 방향과 반대 방향의 스핀을 갖는 전자는, 터널 장벽층(14b)과 참조층(16b)과의 계면에서 반사되고, 기록층(12b)의 자화에 스핀 토크가 작용함으로써 기록층(12b)의 자화 방향이 반전되어, 기입이 이루어진다.

(판독 방법)

판독은, 선택 트랜지스터(20)의 게이트 전극에 전압을 인가하고, 선택 트랜지스터(20)를 온 상태로 한다. 이 상태에서 제1 배선(30a) 및 제3 배선(30c)에 접지 전압을 인가하고, 제2 배선(30b)에 양의 전압을 인가한다. 그리고, 제1 실시 형태의 경우와 마찬가지로, 다이오드(25)에 접속된 제3 배선(30c)에 흐르는 전류를 감지 증폭기(40)로 판독함으로써 판독을 실시한다.

도 9에 도시하는 제2 실시 형태의 메모리 셀을 사용한 경우의 다이오드(25)가 온일 때에 흐르는 전류 Ion과 오프일 때에 흐르는 전류 Ioff와의 전류비(= Ion/Ioff)의 Rdiode/Rmtj의 비에 관한 의존성을 도 12에 나타낸다. 도 12에 나타내는 특성은 도 5에서 사용한 MTJ 소자, 다이오드, 선택 트랜지스터와 동일한 성능을 갖는 소자를 사용하였다. 도 9에 도시하는 메모리 셀을 사용함으로써 다이오드(25)에 흐르는 Ion 전류와 Ioff 전류의 비를 크게 하는 것이 가능하게 된다. 나아가, 도 12로부터 알 수 있는 바와 같이, 다이오드(25)의 저항 Rdiode와 MTJ 소자(10a, 10b)의 저항 Rmtj와의 사이에 Rdiode> 0.9×Rmtj를 만족함으로써 20배 이상의 판독 전류비를 얻는 것이 가능하게 된다. 이에 따라, 다이오드(25)에 흐르는 판독 전류를 증가시킬 수 있다. 그 결과, 배선의 RC 지연에 의한 펄스 전류의 상승의 열화를 억제하는 것이 가능하게 되고, 보다 고속으로의 판독이 가능하게 된다.

이상 설명한 바와 같이, 제2 실시 형태에 따르면, 고속 동작을 가능하게 하는 자기 메모리를 제공할 수 있다.

이어서, 도 13 및 도 14에, 제1 실시 형태에 의한 메모리 셀 배치예의 제1 및 제2 구체예를 나타낸다.

도 13에 도시하는 제1 구체예에 있어서는, MTJ 소자(10)의 1 단자가 제1 비트선(제1 배선) BL1에 접속되고, 다른 단자가 선택 트랜지스터(20)의 소스/드레인 중 한쪽에 접속된다. 또한, 선택 트랜지스터(20)의 소스/드레인 중 다른 쪽이 제2 비트선(제2 배선) BL2에 접속되고, 게이트가 워드선 WL에 접속된다. 다이오드(25)의 애노드가 MTJ 소자(10)의 다른 단자에 접속되고, 캐소드가 판독 배선 RL에 접속된다. 이 판독 배선(제3 배선) RL에는 도시하지 않은 감지 증폭기가 접속되어 있다.

도 14에 도시하는 제2 구체예에 있어서는, MTJ 소자(10)의 1 단자가 제1 비트선 BL1에 접속되고, 다른 단자가 선택 트랜지스터(20)의 소스/드레인 중 한쪽에 접속된다. 또한, 선택 트랜지스터(20)의 소스/드레인 중 다른 쪽이 제2 비트선 BL2에 접속되고, 게이트가 워드선 WL에 접속된다. 다이오드(25)의 애노드가 판독 배선 RL에 접속되고, 캐소드가 MTJ 소자(10)의 다른 단자에 접속된다. 또한, 판독 배선 RL에는 도시하지 않은 감지 증폭기가 접속되는 것은 제1 구체예와 동일하다.

이어서, 제1 실시 형태의 메모리 셀 레이아웃의 일례를 도 15의 (a)에 도시하고, 도 15의 (a)에 도시하는 절단선 BB로 절단한 단면을 도 15의 (b)에 도시하고, 도 15의 (a)에 도시하는 절단선 CC로 절단한 단면을 도 15의 (c)에 도시한다.

도 15의 (a), 도 15의 (b), 도 15의 (c)에 도시한 바와 같이 메모리 셀을 설치하면 24F ² 로 제조하는 것이 가능하게 된다. 여기서, F는 최소 가공 치수를 나타낸다. SRAM의 셀 면적이 130F ² 내지 140F ² 로 형성되어 있는 것을 생각하면, 대략 1/5 정도의 셀 면적의 축소가 가능하게 되고, 대용량의 SRAM에 다시 불휘발의 특성을 부가하는 것도 가능하게 된다. 또한, 도 15의 (a), 도 15의 (b), 도 15의 (c)에서는, 비트선 BL1, BL2, 판독 배선 RL을 동일 평면에 설치하기 위해서 크기는 24F ² 가 되었지만, 비트선 BL1과, 비트선 BL2과, 판독 배선 RL을 다른면에 설치함으로써 크기는 8F ² 가 가능하게 되어, 보다 고집적이 가능하게 된다.

도 15의 (a), 도 15의 (b), 도 15의 (c)에 도시하는 다이오드(25)로서는 PN 다이오드, 제너 다이오드, PIN 다이오드, MIM 접합, 쇼트키 다이오드 중 어느 하나를 선택하면 된다. 예를 들어, 쇼트키 다이오드를 사용하는 경우에는, 다이오드로서 도 16의 (a)에 도시하는, SiNi층(25a)과 Si층(25b)으로 이루어지는 다이오드(25)를 사용함으로써 MTJ 소자와 동일 평면에 다이오드를 제조하는 것이 가능해지고, 다이오드를 제조하기 위한 리소그래피의 횟수를 저감시켜 저렴한 제조가 가능해진다. 혹은 다이오드로서 MIM 접합을 사용하는 경우에는 도 16의 (b)에 도시한 바와 같이 MTJ 소자에 C(탄소)을 도프하여 터널 장벽층(14)의 절연 특성을 바꿈으로써 다이오드화해도 된다. 이 경우도 MTJ 소자와 동일 평면에 다이오드를 제조하는 것이 가능해지고, 다이오드를 제조하기 위한 리소그래피의 횟수를 저감시켜 저렴한 제조가 가능해진다. 단, 다이오드화하는 MTJ 소자는, MTJ 소자의 소자 크기보다 작게 할 필요가 있다.

또한 선택 트랜지스터의 게이트 전극으로부터 드레인 영역으로 전류를 흘림으로써 PN 다이오드로서 사용해도 좋다. 이 경우, 판독으로서 사용하는 다이오드에 접속된 게이트 전극의 기생 저항을 작게 할 필요가 있기 때문에, 게이트 전극의 저저항화가 필요하다.

본 발명의 몇가지 실시 형태를 설명했는데, 이들 실시 형태는, 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이들 실시 형태는, 그 밖의 다양한 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서, 여러가지 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그 변형은, 발명의 범위나 요지에 포함되는 것과 마찬가지로, 특허 청구 범위에 기재된 발명과 그 균등 범위에 포함되는 것이다.