技术领域
[0001] 本
发明涉及集成
电路制造技术领域，特别涉及一种一维硅纳米线的制备方法。
背景技术
[0002] 近年来，伴随人们在
纳米技术领域的不断探索和研究，具有一维纳米结构的材料，如硅纳米线，引起了越来越多的人的眼球。硅纳米线具有显著的量子效应、超大的
比表面积等特性，在
电子器件、
生物传感器等领域有着良好的应用前景。因此，如何用一种简单、可控、低成本的方式制备出硅纳米线，成为了一项重要的课题。
[0003] 硅纳米线的制备方法主要可以分为“自底向上”(bottom-up)和“自顶向下”(top-down)两大类。自顶向下是硅纳米线的传统制备方法。自底向上的方法主要是依靠纳米技术，利用催化剂催化生长纳米线，该方法虽然可以一次性大批量生产出硅纳米线，但是很难实现纳米线的
定位生长，并且和传统的自顶向下的CMOS集成电路加工工艺方式有着本质的区别，兼容性可能会成为阻碍其应用的一
块绊脚石。而随着
半导体工艺技术
水平的不断进步，依靠
薄膜制备、
光刻与
刻蚀等技术制备硅纳米线的自顶向下的方法越来越成熟。
[0004] 目前，人们已经公布了多种采用自顶向下的方式制备硅纳米线。譬如，基于SOI衬底，N.Singh小组采用交替式移相掩膜光刻(alternating phase shift mask lithography)、裁剪技术和
干法刻蚀得到了长度不同、宽度在40nm至50nm之间的硅纳米线条，完成后续工艺后得到了硅纳米线围栅器件(N.Singh et al.,Ultra-Narrow Silicon Nanowire Gate-All-Around CMOS Devices:Impact of Diameter,Channel-Orientation and Low Temperature on Device Performance,IEEE International Electron Devices Meeting,2006)。另外，也可以利用TMAH溶液在硅的不同晶面的高
腐蚀选择比在SOI衬底上加工制备硅纳米线(中国
专利，授权公告号：CN 1215530C)。
[0005] 但是，众所周知的，SOI
硅片的成本很高，不符合大生产时降低成本的要求。而基于
单晶硅衬底制备硅纳米线则能大大降低成本。譬如基于单晶硅衬底，田豫小组通过
电子束曝光定义硅纳米线宽度，采用干法和湿法刻蚀硅衬底，得到了悬空的硅纳米线，并进一步制备出了晶体管(Yu Tian et al.,New Self-Aligned Silicon Nanowire Transistors on Bulk Substrate Fabricated by Epi-Free Compatible CMOS Technology:Process Integration,Experimental Characterization of Carrier Transport and Low Frequency Noise,IEEE International Electron Devices Meeting,2007)。Sung Dae Suk等人在体硅衬底上
外延SiGe/Si，并腐蚀SiGe牺牲层释放悬空纳米线(Sung Dae Suk et al.,High Performance 5nm Radius Twin Silicon Nanowire MOSFET(TSNWFET):Fabrication on Bulk Si Wafer,Characteristics,and Reliability,IEEE International Electron Devices Meeting,2005)。然而，基于单晶体硅衬底形成悬空纳米线的工艺一般比较复杂，难度大且步骤多。因此，如何在单晶硅衬底上用一种更加简单易行的方法来制备硅纳米线，对纳米尺度领域的电子器件或
生物传感器的生产研究有着重要的意义。
发明内容
[0006] 本发明的目的在于解决现有制备硅纳米线的技术中存在的成本高、工艺复杂的缺点，提供一种成本低廉、工艺简单的在单晶硅衬底上制备硅纳米线的方法。
[0007] 本发明的单晶硅衬底上制备硅纳米线的方法，包括以下步骤：
[0008] 提供轻掺杂的单晶硅衬底；
[0009] 光刻定义硅纳米线以及硅纳米线
支撑区域的图形；
[0010] 以
光刻胶为掩膜，从硅纳米线图形的两侧分别以倾斜
角度注入高浓度的杂质离子，并去胶；
[0011] 快速热
退火，以激活该注入的杂质离子；
[0012] 采用湿法腐蚀的方法，选择去除重掺杂区域的硅，得到悬空的硅纳米线，且其两端受支撑区域固定支撑。
[0013] 进一步地，该轻掺杂的单晶硅衬底的浓度不超过1×1016cm-3，该单晶硅衬底的掺杂类型是n型或p型。
[0014] 进一步地，该光刻定义是采用浸没式光刻或电子束曝光的方式定义硅纳米线以及硅纳米线支撑区域的图形。
[0015] 进一步地，该硅纳米线图形的宽度为30～60nm，长度为100nm～5μm。
[0016] 进一步地，该硅纳米线支撑区域的图形呈矩形，位于该硅纳米线图形的两端，与该硅纳米线图形相接，且该矩形单边长度不小于300nm。
[0017] 进一步地，得到的该硅纳米线的截面为倒三角形。
[0018] 进一步地，注入该杂质离子的倾斜角度为30～60度。
[0019] 进一步地，两侧注入该杂质离子的总剂量不小于5×1013cm-2。
[0020] 进一步地，该注入的杂质离子是n型杂质的磷，注入
能量为30～120keV。
[0021] 进一步地，该注入的杂质离子是p型杂质的
硼，注入能量为15～50keV。
[0022] 进一步地，采用尖峰退火(spike anneal)或激光退火(laser anneal)的方法激活该注入的杂质离子。
[0023] 进一步地，选择去除重掺杂区域硅的溶液是含有HF、HNO3和CH3COOH的混合溶液。优选的该溶液是含有35-45％浓度的HF、65-75％浓度的HNO3和90-100％浓度的CH3COOH的混合溶液，三者体积比为1:(2.5～3.5):(7～9)。最优选的该溶液是含有40％浓度的HF、70％浓度的HNO3和100％浓度的CH3COOH的混合溶液，三者体积比为1:3:8。
[0024] 其中，本发明中所述的“不超过”表示的范围是本领域常规可接受的数值至该数值；“不小于”表示的范围是该数值至本领域常规可接受的数值。
[0025] 在本发明的技术方案中，主要利用了腐蚀溶液对重掺杂和轻掺杂硅的高腐蚀选择比，去除重掺杂部分的硅，释放得到截面接近三角形的硅纳米线。本方案的技术要点是，确保倾斜角度的
离子注入能将硅纳米线的侧面和底部变成重掺区，从而使得硅纳米线在完成选择腐蚀后悬空，仅由两端的支撑区固定。
[0026] 与现有的其他技术方法相比，本发明提供的制备硅纳米线的方法具有如下突出的有益效果：
[0027] (1)采用自顶向下的方法制备硅纳米线，与传统CMOS集成电路加工工艺相兼容，便于生产；
[0028] (2)在单晶硅衬底上用一种十分简单的方法制备硅纳米线，极大程度上降低了制造成本，有利于大批量生产开发；
[0029] (3)在本发明制备的硅纳米线的
基础上，可以进一步制备出纳米线传感器或硅纳米线电子器件等等，有着广泛的应用前景。
附图说明
[0030] 为能更清楚理解本发明的目的、特点和优点，以下将结合附图对本发明的较佳
实施例进行详细描述，其中：
[0031] 图1a、1b分别是本发明第一实施例中完成光刻定义硅纳米线及其支撑区域图形后的AA’剖面图和立体图；
[0032] 图2a、2b分别是本发明第一实施例中完成第一次倾斜角度的杂质离子注入后的AA’剖面图和立体图；
[0033] 图3a、3b分别是本发明第一实施例中完成第二次倾斜角度的杂质离子注入后的AA’剖面图和立体图；以及
[0034] 图4a、4b、4c分别是本发明第一实施例中完成选择腐蚀工艺后得到硅纳米线的AA’剖面图、立体图和BB’剖面图。
具体实施方式
[0035] 请参阅所有附图，显示了本发明在单晶硅衬底上制备硅纳米线的第一实施例的流程示意图。
[0036] 首先，提供p型的单晶硅衬底101，所掺杂质为硼，掺杂浓度为1×1015cm-3。衬底必须是轻掺杂的，以保证后续的选择腐蚀工艺中相对重掺杂硅有较高的腐蚀选择比。因此，在选择衬底的时候，掺杂浓度一般不应超过1×1016cm-3。优选的，衬底掺杂浓度应在1×1015cm-3或以下。
[0037] 其中，衬底的所掺杂质种类也可以是硼以外的p型杂质，如铟等。另外，衬底还可以是轻掺杂的n型，所掺杂质种类可以是磷或砷等。
[0038] 随后，如图1a、1b所示，采用193nm ArF浸没式光刻技术，定义出硅纳米线以及硅纳米线支撑区域的图形。其中，硅纳米线图形光刻胶201的两端各相接于一个正方形的硅纳米线支撑区域图形光刻胶202，硅纳米线图形光刻胶201的宽度W为40nm、长度L1为200nm，硅纳米线支撑区域图形光刻胶202的正方形边长L2为400nm。图1b是光刻定义图形之后的立体图，图1a是沿立体图中虚线AA’的剖面图。光刻步骤完成后，仅保留宽度W为40nm、长度L1为200nm的硅纳米线图形光刻胶201以及边长L2为400nm的正方形的硅纳米线支撑区域图形光刻胶202，其他区域的胶被去除，该“I”型图形即构成待处理的硅纳米线以及硅纳米线支撑区域的图形。
[0039] 其中，本步骤也可以采用电子束直写等其他能够定义细线条的曝光技术。
[0040] 然后，如图2a、2b、3a、3b所示，以上述“I”型图形的光刻胶为掩膜，从硅纳米线图形的两侧分别进行一次倾斜角度的高浓度杂质离子注入，两次注入条件均为：杂质磷，能量70keV，剂量2×1015cm-2，倾角θ为45度。如图3a的剖面图所示，完成两次倾角注入后，呈倒三角形的轻掺杂硅纳米线103的两侧及底部均被重掺杂的硅102包围，从而使得该纳米线可以在完成后续的选择腐蚀工艺后悬空。
[0041] 其中，此处进行两次倾角注入的目的是使得重掺杂的硅102从两侧及底部三面包围轻掺杂的硅纳米线103，因此，也可以采用其他的杂质离子，以其他的角度、能量和剂量进行注入，只要保证达到上述目的的掺杂分布即可。
[0042] 完成离子注入后，去除光刻胶，采用尖峰退火(spike anneal)的方式激活注入的杂质离子。退火的峰值
温度为1050℃，升温速率为200℃/秒。完成退火工艺后，重掺杂区域20 -3
硅102的杂质浓度约在的10 cm 量级上下。采用尖峰退火的好处是退火温度高、退火时间短，使得前一道工序中注入的杂质有很高的激活率的同时没有明显的扩散，保证硅纳米线
103的区域仍然是轻掺杂。
[0043] 其中，本步骤也可以采用具有类似效果的激光退火(laser anneal)等退火方式来激活注入的杂质离子。
[0044] 最后，采用湿法腐蚀的方法，用体积比为1:3:8的40％浓度的HF、70％浓度的HNO3、100％浓度的CH3COOH的混合溶液，选择去除重掺杂区域的硅102，使得硅纳米线103悬空，硅纳米线两端受支撑区域的硅104固定支撑，如图4a、4b、4c所示。
[0045] 实验研究表明，上述体积比的HF、HNO3、CH3COOH的
混合液对重掺杂和轻掺杂的硅的腐蚀速率相差很大，尤其当轻掺杂硅中的杂质浓度远小于101017cm-3的时候，腐蚀选择比可以达到100：1以上，从而在进行腐蚀工艺的时候，有足够的
时间窗口保证重掺杂的硅102被完全去除，而轻掺杂的衬底101、硅纳米线103、硅纳米线支撑区域104仅有极其微量的腐蚀，不影响悬空纳米线结构的形成。最终形成的硅纳米线的宽度约为40nm、长度约为200nm，截面近似为倒三角形。
[0046] 综上所述，本发明采用的是自顶向下的基于单晶硅衬底的制备方法，和传统CMOS集成电路加工工艺兼容，工艺又十分简单，极大程度上降低了制造成本，有利于大批量生产开发。在本发明制备的硅纳米线的基础上，可以进一步制备出纳米线传感器或硅纳米线电子器件等等，有着广泛的应用前景。
