高压太赫兹应变SiGe/InGaP异质结双极晶体管及其制备方法专利检索-异质外延外延生长微电子学专利检索查询-专利查询网

高压太赫兹应变SiGe/InGaP 异质结双极晶体管及其制备方法

阅读：340发布：2020-05-13

专利汇可以提供高压太赫兹应变SiGe/InGaP 异质结双极晶体管及其制备方法专利检索，专利查询，专利分析的服务。并且本发明提供一种高压太赫兹应变SiGe/InGaP 异质结双极晶体管及其制备方法。InGaP材料具备InP材料高的载流子迁移率和GaP材料宽的禁带宽度特性，因此本发明利用InGaP作为集电区，可以同时提高器件的频率和功率特性，使得该器件可以实现太赫兹频段芯片的系统集成，进一步的本发明利用“能带工程”的优势，采用In1-xGaxP(x＝0～1)作为SiGe-HBT的集电区材料，适当的选择In和Ga的组分摩尔比x，使得其和亚集电区材料SiGe具有相同的晶格常数，可以有效地提高InGaP和SiGe材料的界面特性。，下面是高压太赫兹应变SiGe/InGaP 异质结双极晶体管及其制备方法专利的具体信息内容。

权利要求

1.一种高压太赫兹应变SiGe/InGaP 异质结双极晶体管，其特征在于，所述双极晶体管选取晶向为(001)的N型掺杂的单晶Si衬底；在所述单晶Si衬底上外延一层Ge组分渐变的N型SiGe层，作为亚集电区，并在所述SiGe层右侧区域进行N+掺杂；在所述SiGe层表面淀积一层1-2微米厚的SiO2层以定义有源区的位置；在所述有源区依次外延作为集电区的N型InGaP层，作为基区的P型SiGe层和本征Si帽层；在所述器件表面淀积氮化物和氧化层以及边墙氧化层，在所述边墙氧化层上淀积多晶硅作为发射极；进而选择性外延多晶硅作为非本征基区；淀积非本征基区的边墙氧化层；分别刻蚀发射区、非本征基区和亚集电区，并淀积金属硅化物，以形成发射极、基极和集电极接触。
2.根据权利要求1所述的高压太赫兹应变SiGe/InGaP异质结双极晶体管，其特征在于，采用In1-xGaxP，作为SiGe-HBT的集电区材料，并选择In和Ga的组分摩尔比x，0≤x≤1，使得所述集电区材料和所述亚集电区材料SiGe具有相同的晶格常数。
3.根据权利要求1所述的高压太赫兹应变SiGe/InGaP异质结双极晶体管，其特征在于，采用SiGe/Si结构异质外延InGaP材料作为集电区。
4.根据权利要求1所述的高压太赫兹应变SiGe/InGaP异质结双极晶体管，其特征在于，在所述有源区采用MBE的方法依次外延作为集电区的N型InGaP层，P型SiGe层和本征Si帽层。
5.一种高压太赫兹应变SiGe/InGaP异质结双极晶体管制备方法，其特征在于，其包括以下具体步骤：
步骤1，选取单晶硅掺杂浓度为1015cm-3、晶向为(001)的初始材料，作为衬底；
步骤2，在N掺杂的单晶Si衬底上，淀积厚度为50纳米的SiO2层；
步骤3，采用Mask1，光刻所述SiO2层，然后选择性外延一层Ge组分渐变的N型SiGe层作为异质结双极晶体管的亚集电区，且所述N型SiGe层顶层的Ge组分为20％；
步骤4，采用Mask2，在所述SiGe层的右侧进行离子注入，形成N+区；
步骤5，在所述步骤4得到的器件上表面淀积1-2微米厚的SiO2层；
步骤6，采用Mask3，刻蚀并定义有源区的位置，依次选择性外延作为集电区的N型InGaP层、P型基区SiGe层和本征Si帽层；
步骤7，在所述步骤6形成的器件表面依次淀积氮化物层和氧化物层，采用Mask4和Mask5刻蚀所述氮化物层和氧化物层；
步骤8，在所述步骤7形成的器件表面淀积氧化层，采用Mask6刻蚀所述氧化层，以形成EB边墙氧化层；
步骤9，在所述氧化层选择性外延N+多晶硅发射区，并进行CMP后形成N+发射区；
步骤10，在所述步骤9得到的器件表面外延一层氧化层，作为发射区的表面覆盖层；
步骤11，刻蚀所述步骤7中的氮化物层，然后采用Mask7刻蚀所述步骤8中氧化层；
步骤12，在所述步骤11得到的器件上表面选择性淀积P+多晶硅层，采用Mask8，刻蚀所述P+多晶硅层后形成器件的非本征基区；
步骤13，在所述步骤12得到的器件上表面淀积氧化层，并采用Mask9，刻蚀氧化层，以形成边墙氧化层；
步骤14，刻蚀发射区、非本征基区和亚集电区，并淀积硅化物以形成金属接触，进而形成集电极接触、基区接触和发射区接触。
6.根据权利要求5所述的高压太赫兹应变SiGe/InGaP异质结双极晶体管制备方法，其特征在于，所述步骤6中，在有源区采用MBE的方法进行选择性外延。
7.根据权利要求5所述的高压太赫兹应变SiGe/InGaP异质结双极晶体管制备方法，其特征在于，所述步骤6中，适当的选择In和Ga的组分摩尔比，使得所述集电区材料和所述亚集电区材料SiGe具有相同的晶格常数。
8.根据权利要求5所述的高压太赫兹应变SiGe/InGaP异质结双极晶体管制备方法，其特征在于，所述步骤6中，采用SiGe/Si结构异质外延InGaP材料作为集电区。

说明书全文

高压太赫兹应变SiGe/InGaP异质结双极晶体管及其制备方法

技术领域

[0001] 本发明涉及半导体集成电路技术领域，尤其涉及一种高压太赫兹应变SiGe/InGaP异质结双极晶体管及其制备方法。

背景技术

[0002] 集成电路已经发展到10nm时代，器件特征尺寸进一步缩小，因此必须在器件物理、材料、器件结构、关键工艺、集成技术等基础领域寻求突破。同时硅基电路进入太赫兹波应用领域，对SiGe BiCMOS(硅锗双极CMOS)高性能和低功耗方面的要求也越来越高。

[0003] SiGe异质结双极晶体管(HBT)是将Si基双极结型晶体管(BJT)的基区加入了少量的Ge组分。基区采用SiGe材料，显著提高了器件性能，使得SiGe HBT已成为高速应用中的标准双极晶体管。超高频半导体器件的两个关键指标是截止频率(fT)和最高振荡频率(fmax)。在成熟的硅工艺基础上开发出来的基于锗硅(SiGe)工艺异质结双极晶体管(HBT)利用了“能带工程”的优势，从根本上解决了提高放大倍数与提高频率特性的矛盾。由于与成熟的硅工艺完全兼容，并且fT和fmax可以与III-V族化合物HBT接近甚至可以相比拟，目前SiGe HBT以其独特的优势广泛应用于高性能微波射频器件与电路之中。

[0004] 但是，SiGe异质结双极晶体管(HBT)在正向有源工作时，集电结处于反向偏压，为了达到最佳的器件性能，集电极需要流过较大的电流，此时集电结电场增加，结上的载流子传输时间减少。因为载流子传输时间由材料中载流子的饱和速度决定，电场的增加会造成集电区载流子的多次碰撞电离而导致的雪崩击穿效应，而雪崩倍增因子很大程度上取决于材料的禁带宽度，所以为了提高器件的截止频率fT，会使得共发射极集电结雪崩击穿电压(BVCEO)下降，因此限制了SiGe-HBT的高速/大功率性能。

发明内容

[0005] 本发明要解决的技术问题是提供一种频率和功率特性同时满足太赫兹频段芯片的系统集成要求的器件及其制备方法。

[0006] 为解决上述技术问题，首先，本发明提出了一种高压太赫兹应变SiGe/InGaP异质结双极晶体管。该双极晶体管所选取晶向为(001)的N型掺杂的单晶Si衬底；在所述单晶Si衬底上外延一层Ge组分渐变的N型SiGe层，作为亚集电区，并在所述SiGe层右侧区域进行N+掺杂；在所述SiGe层表面淀积一层1-2微米厚的SiO2层以定义有源区的位置；在所述有源区依次外延作为集电区的N型InGaP层，作为基区的P型SiGe层和本征Si帽层；在所述器件表面淀积氮化物和氧化层以及边墙氧化层，在所述边墙氧化层上淀积多晶硅作为发射极；进而选择性外延多晶硅作为非本征基区；淀积非本征基区的边墙氧化层；分别刻蚀发射区、非本征基区和亚集电区，并淀积金属硅化物，以形成发射极、基极和集电极接触。

[0007] 进一步的，利用“能带工程”的优势，采用In1-xGaxP(x＝0～1)作为SiGe-HBT的集电区材料，并选择In和Ga的组分摩尔比x，使得所述集电区材料和所述亚集电区材料SiGe具有相同的晶格常数。同时InGaP材料具备InP材料高的载流子迁移率和GaP材料宽的禁带宽度特性，可以同时提高器件的频率和功率特性。

[0008] 进一步的，采用SiGe/Si结构异质外延InGaP材料作为集电区，可以同时提高器件的频率和功率特性，使得该器件可以实现太赫兹频段芯片的系统集成。

[0009] 进一步的，在所述有源区采用MBE的方法依次外延作为集电区的N型InGaP层，P型SiGe层和本征Si帽层。

[0010] 另外，本发明还提出了一种高压太赫兹应变SiGe/InGaP异质结双极晶体管制备方法，其包括以下具体步骤：

[0011] 步骤1，选取单晶硅掺杂浓度为1015cm-3、晶向为(001)的初始材料，作为衬底；

[0012] 步骤2，在N型掺杂的单晶Si衬底上，淀积厚度为50纳米的SiO2层；

[0013] 步骤3，采用Mask1，光刻所述SiO2层，然后选择性外延一层Ge组分渐变的N型SiGe层作为异质结双极晶体管的亚集电区，且所述N型SiGe层顶层的Ge组分为20％；

[0014] 步骤4，采用Mask2，在所述SiGe层的右侧进行离子注入，形成N+区；

[0015] 步骤5，在所述步骤4得到的器件上表面淀积1-2微米厚的SiO2层；

[0016] 步骤6，采用Mask3，刻蚀并定义有源区的位置，依次选择性外延作为集电区的N型InGaP层、P型基区SiGe层和本征Si帽层；

[0017] 步骤7，在所述步骤6形成的器件表面依次淀积氮化物层和氧化物层，采用Mask4和Mask5刻蚀所述氮化物层和氧化物层；

[0018] 步骤8，在所述步骤7形成的器件表面淀积氧化层，采用Mask6刻蚀所述氧化层，以形成EB边墙氧化层；

[0019] 步骤9，在所述氧化层选择性外延N+多晶硅发射区，并进行CMP后形成N+发射区；

[0020] 步骤10，在所述步骤9得到的器件表面外延一层氧化层，作为发射区的表面覆盖层；

[0021] 步骤11，刻蚀所述步骤7中的氮化物层，然后采用Mask7刻蚀所述步骤8中氧化层；

[0022] 步骤12，在所述步骤11得到的器件上表面选择性淀积P+多晶硅层，采用Mask8，刻蚀所述P+多晶硅层后形成器件的非本征基区；

[0023] 步骤13，在所述步骤12得到的器件上表面淀积氧化层，并采用Mask9，刻蚀氧化层，以形成边墙氧化层；

[0024] 步骤14，刻蚀发射区、非本征基区和亚集电区，并淀积硅化物以形成金属接触，进而形成集电极接触、基区接触和发射区接触。

[0025] 进一步的，所述步骤6中，在有源区采用MBE的方法进行选择性外延。

[0026] 进一步的，所述步骤6中，适当的选择In和Ga的组分摩尔比，使得所述集电区材料和所述亚集电区材料SiGe具有相同的晶格常数。

[0027] 进一步的，所述步骤6中，采用SiGe/Si结构异质外延InGaP材料作为集电区。

[0028] 与现有技术相比，本发明具有如下优点：

[0029] 由于InP材料其载流子迁移率是Si的三倍，因此采用InP材料作为SiGe-HBT的集电区，可以有效的降低集电结的传输时间，进而提高器件的频率特性；同时，由于GaP材料其禁带宽度是Si的两倍，因此采用GaP材料作为SiGe-HBT的集电区，可以有效的降低雪崩倍增因子，进而提高器件的击穿电压BVCEO。

[0030] 本发明利用上述材料的特性，利用“能带工程”的优势，采用In1-xGaxP(x＝0～1)作为SiGe-HBT的集电区材料，适当的选择In和Ga的组分摩尔比x，使得其和亚集电区材料SiGe具有相同的晶格常数，可以有效的提高InGaP和SiGe材料的界面特性；因此InGaP作为集电区，可以同时提高器件的频率和功率特性，使得该器件可以实现太赫兹频段芯片的系统集成。附图说明

[0031] 图1本发明实施例的剖面示意图；

[0032] 图2本发明实施例中的N型掺杂的单晶Si衬底示意图；

[0033] 图3本发明实施例中经过步骤2得到的器件示意图；

[0034] 图4本发明实施例中经过步骤3得到的器件示意图；

[0035] 图5本发明实施例中经过步骤4得到的器件示意图；

[0036] 图6本发明实施例中经过步骤5得到的器件示意图；

[0037] 图7本发明实施例中经过步骤6得到的器件示意图；

[0038] 图8本发明实施例中经过步骤7得到的器件示意图；

[0039] 图9本发明实施例中经过步骤8和步骤9后得到的器件示意图；

[0040] 图10本发明实施例中经过步骤10得到的器件示意图；

[0041] 图11本发明实施例中经过步骤11得到的器件示意图；

[0042] 图12本发明实施例中经过步骤12得到的器件示意图；以及

[0043] 图13本发明实施例中经过步骤13得到的器件示意图。

[0044] 附图标记：100-N型掺杂的单晶Si衬底、101-SiO2层、102-SiGe亚集电区、103-N+掺杂区、104-厚的SiO2层、105-InGaP集电区、106-P型基区SiGe层、107-Si帽层、108-氮化物层、109-氧化物层、110-边墙氧化层、111-N+发射区、112-表面覆盖氧化层、113-刻蚀后的氧化层、114-非本征基区、115-边墙氧化层、116-发射极接触、117-基极接触、118-集电极接触。

具体实施方式

[0045] 以下，参照附图对本发明的实施方式进行说明。

[0046] 如图1所示，本发明提供的一种高压太赫兹应变SiGe/InGaP异质结双极晶体管，该双极晶体管选取晶向为(001)的N型掺杂的单晶Si衬底；在衬底上外延一层Ge组分渐变的N型SiGe层，作为亚集电区，并在右侧区域进行N+掺杂；在SiGe层表面淀积一层厚的SiO2层以定义有源区的位置；在有源区采用MBE的方法依次外延N型InGaP层，P型SiGe层和本征Si帽层；在器件表面淀积氮化物和氧化层以及边墙氧化层，在边墙氧化层上淀积多晶硅作为发射极；刻蚀氮化物，进而选择性外延多晶硅作为非本征基区；淀积非本征基区的边墙氧化层；最后分别刻蚀发射区、非本征基区和亚集电区以形成发射极、基极和集电极接触。

[0047] 一种高压太赫兹应变SiGe/InGaP异质结双极晶体管制备方法，制备步骤如下：

[0048] 步骤1，N型掺杂的单晶Si衬底100，如图2所示；选取单晶硅掺杂浓度为1015cm-3晶向为(001)的初始材料，作为衬底；

[0049] 步骤2，在N型掺杂的单晶Si衬底100上，淀积一层SiO2层101，如图3所示；

[0050] 步骤3，采用Mask1，光刻SiO2层101，然后选择性外延一层Ge组分渐变的N型SiGe层，如图4所示，顶层的Ge组分为20％，该层作为异质结双极晶体管的SiGe亚集电区102；

[0051] 步骤4，采用Mask2，在SiGe层的右侧进行离子注入，形成N+掺杂区103，该区用于降低集电极的接触电阻，如图5所示；

[0052] 步骤5，淀积一层厚的SiO2层104，如图6所示；

[0053] 步骤6，采用Mask3，刻蚀并定义有源区的位置，然后采用MBE技术，依次选择性外延作为InGaP集电区105的N型InGaP层、P型基区SiGe层106和本征Si帽层107，如图7所示；

[0054] 步骤7，在步骤6形成的器件表面依次淀积氮化物层108和氧化物层109，采用Mask4和Mask5刻蚀氮化物层108和氧化物层109，如图8所示；

[0055] 步骤8，在步骤7形成的器件表明淀积一层氧化层，采用Mask6刻蚀氧化层厚，形成EB边墙氧化层110，如图9所示；

[0056] 步骤9，选择性外延N+多晶硅发射区，并进行CMP后形成如图9所示的N+发射区111；

[0057] 步骤10，在步骤9得到的器件上表面外延一层氧化层，作为发射区的表明覆盖氧化层112，如图10所示；

[0058] 步骤11，刻蚀氮化物层108，然后采用Mask7刻蚀氧化物层109和表面覆盖氧化层112，刻蚀后的结构为刻蚀后的氧化层113，如图11所示；

[0059] 步骤12，选择性淀积P+多晶硅层，采用Mask8，刻蚀P+多晶硅层后形成器件的非本征基区114，如图12所示；

[0060] 步骤13，淀积氧化层，并采用Mask9，刻蚀氧化层，以形成边墙氧化层115，如图13所示；

[0061] 步骤14，刻蚀N+发射区111、非本征基区和亚集电区，并淀积硅化物以形成金属接触，进而形成集电极接触118、基极接触117和发射仍接触116，如图1所示。

[0062] 由于InP材料其载流子迁移率是Si的三倍，因此采用InP材料作为SiGe-HBT的集电区，可以有效的降低集电结的传输时间，进而提高器件的频率特性；同时，由于GaP材料其禁带宽度是Si的两倍，因此采用GaP材料作为SiGe-HBT的集电区，可以有效的降低雪崩倍增因子，进而提高器件的击穿电压BVCEO。

[0063] 本发明实施例综合上述材料的优点，利用“能带工程”的优势，采用In1-xGaxP(x＝0～1)作为SiGe-HBT的集电区材料，适当的选择In和Ga的组分摩尔比x，使得其和亚集电区材料SiGe具有相同的晶格常数，可以有效的提高InGaP和SiGe材料的界面特性；同时，InGaP材料具备InP材料高的载流子迁移率和GaP材料宽的禁带宽度特性；因此InGaP作为集电区，可以同时提高器件的频率和功率特性，使得该器件可以实现太赫兹频段芯片的系统集成。

[0064] 以上所述的实施例仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案做出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。

标题	发布/更新时间	阅读量
基于表面等离激元的硅基纳米激光器及其制备方法	2020-05-08	385
结晶多纳米片应变沟道FET及其制造方法	2020-05-11	632
一种Te/MoS2范德华异质结构及其制备方法和应用	2020-05-13	854
一种基于互补型SiC的新型晶体管器件及其制备方法	2020-05-08	675
带有沟槽肖特基二极管和异质结栅极的碳化硅屏蔽型MOSFET	2020-05-11	638
波导型GeSn光电晶体管及其制造方法	2020-05-12	581
一种碲镉汞红外探测器件材料的制备方法	2020-05-12	742
一种硅重掺杂氮化镓异质外延的材料结构及应力控制方法	2020-05-11	734
一种单片集成型平衡光电探测器芯片及制作方法	2020-05-13	717
一种基于二维材料/氮化镓的双极型三极管及其制备方法	2020-05-08	201

高压太赫兹应变SiGe/InGaP异质结双极晶体管及其制备方法

高压太赫兹应变SiGe/InGaP异质结双极晶体管及其制备方法

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：

高压太赫兹应变SiGe/InGaP 异质结双极晶体管及其制备方法