带有N型漂移层台面的碳化硅UMOSFET器件及制作方法专利检索-外延生长微电子学专利检索查询-专利查询网

带有N型漂移层 台面的 碳化 硅UMOSFET器件及制作方法

阅读：864发布：2024-01-29

专利汇可以提供带有N型漂移层台面的碳化硅UMOSFET器件及制作方法专利检索，专利查询，专利分析的服务。并且本发明涉及一种带有N型漂移层台面的碳化硅 UMOSFET器件及制作方法，该碳化硅UMOSFET器件包括栅极、多晶硅、槽栅介质、源极、源区接触、p- 外延层、N-漂移层台面、N-漂移层、N+衬底和漏极，其中，所述N-漂移层台面设置在所述槽栅介质SiO2和N-漂移层之间，所述N-漂移层台面两侧为P-外延层；所述N-漂移层台面宽度小于多晶硅的宽度；N-漂移层台面与所述N-漂移层的掺杂浓度相同，为氮离子掺杂浓度为1×1015cm-3～6×1015cm-3的N型碳化硅外延层。本发明碳化硅 PN结界面可以代替SiO2和碳化硅界面承受更高的耐压，这样增加了器件的可靠性。，下面是带有N型漂移层台面的碳化硅UMOSFET器件及制作方法专利的具体信息内容。

权利要求

1.一种带有N型漂移层台面的碳化硅UMOSFET器件，其特征在于，其包括栅极、多晶硅、槽栅介质、源极、源区接触、p-外延层、N-漂移层台面、N-漂移层、N+衬底和漏极，其中，所述N-漂移层台面设置在所述槽栅介质SiO2和N-漂移层之间，所述N-漂移层台面两侧为p-外延层；所述N-漂移层台面宽度小于多晶硅的宽度；
15 -3
N-漂移层台面与所述N-漂移层的掺杂浓度相同，为氮离子掺杂浓度为1×10 cm ～
15 -3
6×10 cm 的N型碳化硅外延层。
2.根据权利要求1所述的带有N型漂移层台面的碳化硅UMOSFET器件，其特征在于，所述N-漂移层台面高度为1μm～2μm。
3.根据权利要求2所述的带有N型漂移层台面的碳化硅UMOSFET器件，其特征在于，所述N-漂移层台面宽度为3μm～4μm。
4.根据权利要求1或2所述的带有N型漂移层台面的碳化硅UMOSFET器件，其特征在
18 -3 20 -3
于，所述N+衬底是厚度为200μm～500μm，氮离子掺杂浓度为5×10 cm ～1×10 cm的N型碳化硅衬底片。
5.根据权利要求1或2所述的带有N型漂移层台面的碳化硅UMOSFET器件，其特征在
17 -3 18 -3
于，p-外延层是最大厚度为3μm～3.5μm，铝离子掺杂浓度为1×10 cm ～1×10 cm
18 -3
的P型碳化硅外延层；源区接触是厚度为0.5μm，氮离子掺杂浓度为5×10 cm 的N型碳化硅外延层。
6.根据权利要求3所述的带有N型漂移层台面的碳化硅UMOSFET器件，其特征在于，所述N-漂移层厚度为10μm～20μm。
7.一种带有N型漂移层台面的碳化硅UMOSFET器件的制作方法，其特征在于，包括下述步骤：
步骤a，在N+碳化硅衬底样片上外延生长厚度约为10μm～20μm，氮离子掺杂浓度为
15 -3 15 -3
1×10 cm ～6×10 cm 的N型漂移区；
步骤b，在N型漂移区中间刻蚀出一个台面，台面高度为1μm～2μm，台面宽度为
3μm～4μm；
步骤c，在N型漂移区和N-漂移层台面上生长一层p-外延层，最大厚度为3μm～
17 -3 18 -3
3.5μm，铝离子掺杂浓度为1×10 cm ～1×10 cm ；
18 -3
步骤d，在p-外延层上生长一层N+源区层，厚度为0.5μm，掺杂浓度5×10 cm ；
步骤e，刻蚀形成槽，宽度为6μm，深度为3μm，这样槽的两个底角被P-外延层包裹；
步骤f，刻蚀形成源区接触；
步骤g，通过热氧化工艺制备槽栅介质SiO2，厚度为100nm；
步骤h，在槽栅内的槽栅介质SiO2上淀积polySi层；
步骤i，制备钝化层，开电极接触孔；
步骤j，蒸发金属，制备电极。
8.根据权利要求7所述的带有N型漂移层台面的碳化硅UMOSFET器件的制作方法，其
18 -3
特征在于，在上述步骤a中，先对厚度为200～500μm，氮离子掺杂浓度为5×10 cm ～
20 -3
1×10 cm 的N+碳化硅衬底片进行RCA标准清洗，然后在整个衬底片上外延生长厚度为
15 -3 15 -3
10～20μm，氮离子掺杂浓度为1×10 cm ～6×10 cm 的N-漂移层；其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。
9.根据权利要求7所述的带有N型漂移层台面的碳化硅UMOSFET器件的制作方法，其特征在于，在上述步骤b中，首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，在N-漂移层中间刻蚀出一个高1-2μm，宽3-4μm的N-漂移层台面，最后去胶，去刻蚀掩膜，清洗成光片；ICP刻蚀工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。
10.根据权利要求7或8所述的带有N型漂移层台面的碳化硅UMOSFET器件的制作方法，其特征在于，在上述步骤c中，在N型漂移区和N-漂移层台面上生长一层厚度为
17 -3 18 -3
3-3.5μm，铝离子掺杂浓度为1×10 cm -1×10 cm 的p-外延层，其外延生长工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用三甲基铝。

说明书全文

带有N型漂移层 台面的 碳化 硅UMOSFET器件及制作方法

技术领域

[0001] 本发明涉及微电子技术领域，尤其涉及一种带有N型漂移层台面的碳化硅UMOSFET器件及制作方法。

背景技术

[0002] 宽带隙半导体材料碳化硅具有较大的禁带宽度，较高的临界击穿电场，高热导率和高电子饱和漂移速度等优良物理和化学特性，适合制作高温，高压，大功率，抗辐照的半导体器件。在功率电子领域中，功率MOSFET被广泛应用，它具有栅极驱动电路简单，开关时间短等特点。

[0003] 作为功率开关，MOSFET要求有两个原则：(1)当器件处于开启导通状态时，要求器件具有很低的导通电阻；(2)当器件处于关断状态时，要求器件具有很高的反向击穿电压。但是降低导通电阻和提高击穿电压之间存在制约关系，不能同时实现。在相同击穿电压条件下，横向结构的MOSFET的漂移区在表面，存在寄生JFET区，导通电阻较大。而在垂直结构的UMOSFET中，沟道和源区都是通过外延生长形成，减少了离子注入带来的晶格损伤，另外UMOSFET消除了寄生的积累层电阻和JFET电阻，所以，在同等条件下和横向MOSFET相比，UMOSFET导通电阻明显降低。

[0004] 但是在UMSOFET中，槽栅拐角处的电场集中很容易导致该处氧化层被提前击穿，对于SiC材料来说这一现象会更为严重。因为SiC具有较大的介电常数和很高的临界击穿电场，而SiO2的介电常数较小，只有SiC的约2/5，根据高斯定理，SiO2层需要承受的电场强度约为SiC的2.5倍，这使得槽栅拐角更容易发生击穿，使器件可靠性下降。

[0005] 鉴于上述缺陷，本发明创作者经过长时间的研究和实践终于获得了本创作。

发明内容

[0006] 本发明的目的在于提供一种带有N型漂移层台面的碳化硅UMOSFET器件及制作方法，用以克服上述技术缺陷。

[0007] 为实现上述目的，本发明提供一种带有N型漂移层台面的碳化硅UMOSFET器件，其包括栅极、多晶硅、槽栅介质、源极、源区接触、P-外延层、N-漂移层台面、N-漂移层、N+衬底和漏极，其中，

[0008] 所述N-漂移层台面设置在所述槽栅介质SiO2和N-漂移层之间，所述N-漂移层台面两侧为P-外延层；所述N-漂移层台面宽度小于多晶硅的宽度；

[0009] N-漂移层台面与所述N-漂移层的掺杂浓度相同，为氮离子掺杂浓度为15 -3 15 -3
1×10 cm ～6×10 cm 的N型碳化硅外延层。

[0010] 进一步，所述N-漂移层台面高度为1μm～2μm。

[0011] 进一步，所述N-漂移层台面宽度为3μm～4μm。

[0012] 进一步，所述N+衬底是厚度为200μm～500μm，氮离子掺杂浓度为5×1018cm-3～20 -3
1×10 cm 的N型碳化硅衬底片。

[0013] 进一步，P-外延层是最大厚度为3μm～3.5μm，铝离子掺杂浓度为1×1017cm-3～18 -3 18 -3
1×10 cm 的P型碳化硅外延层；源区接触是厚度为0.5μm，氮离子掺杂浓度为5×10 cm的N型碳化硅外延层。

[0014] 进一步，所述N-漂移层厚度为10μm～20μm。

[0015] 本发明还提供一种带有N型漂移层台面的碳化硅UMOSFET器件的制作方法，包括下述步骤：

[0016] 步骤a，在N+碳化硅衬底样片上外延生长厚度约为10μm～20μm，氮离子掺杂浓15 -3 15 -3
度为1×10 cm ～6×10 cm 的N型漂移区；

[0017] 步骤b，在N型漂移区中间刻蚀出一个台面，台面高度为1μm～2μm，台面宽度为3μm～4μm；

[0018] 步骤c，在N型漂移区和N-漂移层台面上生长一层p-外延层，最大厚度为3μm～17 -3 18 -3
3.5μm，铝离子掺杂浓度为1×10 cm ～1×10 cm ；

[0019] 步骤d，在p-外延层上生长一层N+源区层，厚度为0.5μm，掺杂浓度5×1018cm-3；

[0020] 步骤e，刻蚀形成槽，宽度为6μm，深度为3μm，这样槽的两个底角被p-外延层包裹；

[0021] 步骤f，刻蚀形成源区接触；

[0022] 步骤g，通过热氧化工艺制备槽栅介质SiO2，厚度为100nm；

[0023] 步骤h，在槽栅内的槽栅介质SiO2上淀积polySi层；

[0024] 步骤i，制备钝化层，开电极接触孔；

[0025] 步骤j，蒸发金属，制备电极。

[0026] 进一步，在上述步骤a中，先对厚度为200～500μm，氮离子掺杂浓度为18 -3 20 -3
5×10 cm ～1×10 cm 的N+碳化硅衬底片进行RCA标准清洗，然后在整个衬底片上外延
15 -3 15 -3
生长厚度为10～20μm，氮离子掺杂浓度为1×10 cm ～6×10 cm 的N-漂移层；其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。

[0027] 进一步，在上述步骤b中，首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，在N-漂移层中间刻蚀出一个高1-2μm，宽3-4μm的N-漂移层台面，最后去胶，去刻蚀掩膜，清洗成光片；ICP刻蚀工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。

[0028] 进一步，在上述步骤c中，在N型漂移区和N-漂移层台面上生长一层厚度为17 -3 18 -3
3-3.5μm，铝离子掺杂浓度为1×10 cm -1×10 cm 的P-外延层，其外延生长工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用三甲基铝。

[0029] 与现有技术相比较本发明的有益效果在于：本发明提出了一种带有N型漂移层台面的碳化硅UMOSFET器件，在传统的槽栅介质SiO2和N-漂移层之间增加了一个N-漂移层台面。这使得P-外延层包裹了槽栅拐角，以碳化硅PN结界面代替了拐角的SiO2/SiC界面来承受反向电压，因为SiC和SiO2相比具有较高的临界击穿电场，所以碳化硅PN结界面可以代替SiO2和碳化硅界面承受更高的耐压，这样增加了器件的可靠性。附图说明

[0030] 图1为本发明带有N型漂移层台面的碳化硅UMOSFET器件的结构示意图；

[0031] 图2为本发明带有N型漂移层台面的碳化硅UMOSFET器件的制作工艺流程图。

具体实施方式

[0032] 以下结合附图，对本发明上述的和另外的技术特征和优点作更详细的说明。

[0033] 请参阅图1所示，其为本发明带有N型漂移层台面的碳化硅UMOSFET的结构示意图，本发明带有N型漂移层台面的碳化硅UMOSFET器件包括栅极1、多晶硅2、槽栅介质3、源极4、源区接触5、p-外延层6、N-漂移层台面71、N-漂移层72、N+衬底8和漏极9。

[0034] 所述N-漂移层台面71设置在所述槽栅介质3和N-漂移层72之间，所述N-漂移层台面71两侧为p-外延层6；所述N-漂移层台面71宽度小于多晶硅2的宽度；

[0035] 在本发明中，所述槽栅介质3为SiO2，厚度为100nm，通过热氧化工艺形成；多晶硅2为ploySi，其深度为5.9μm，宽度为2.9μm，通过淀积填充整个沟槽结构。

[0036] 所述N+衬底8是厚度为200μm～500μm，氮离子掺杂浓度为5×1018cm-3～20 -3
1×10 cm 的N型碳化硅衬底片；N-漂移层72是厚度为10μm～20μm，氮离子掺杂浓度
15 -3 15 -3
为1×10 cm ～6×10 cm 的N型碳化硅外延层。

[0037] N-漂移层台面71是高度为1μm～2μm，宽度为3μm～4μm，其与所述N-漂移15 -3 15 -3
层72的掺杂浓度相同，氮离子掺杂浓度为1×10 cm ～6×10 cm 的N型碳化硅外延层。

[0038] P-外延层6是最大厚度为3μm～3.5μm，铝离子掺杂浓度为1×1017cm-3～18 -3
1×10 cm 的P型碳化硅外延层。源区接触5是厚度为0.5μm，氮离子掺杂浓度为
18 -3
5×10 cm 的N型碳化硅外延层。槽的宽度为6μm，深度为3μm，通过ICP刻蚀形成通过ICP刻蚀形成源区接触5。淀积场氧化层或者Si3N4层作为钝化层，腐蚀钝化层开电极孔。
栅极1，源极4和漏极9通过电子束蒸发金属形成。

[0039] 制备带有N型漂移层台面的碳化硅UMOSFET器件的制作方法，包括下述步骤：

[0040] 步骤a，在N+碳化硅衬底样片上外延生长厚度约为10μm～20μm，氮离子掺杂浓15 -3 15 -3
度为1×10 cm ～6×10 cm 的N型漂移区。

[0041] 步骤b，在N型漂移区中间刻蚀出一个台面，台面高度为1μm～2μm，台面宽度为3μm～4μm。

[0042] 步骤c，在N型漂移区和N-漂移层台面上生长一层p-外延层，最大厚度为3μm～17 -3 18 -3
3.5μm，铝离子掺杂浓度为1×10 cm ～1×10 cm 。

[0043] 步骤d，在p-外延层上生长一层N+源区层，厚度为0.5μm，掺杂浓度5×1018cm-3。

[0044] 步骤e，刻蚀形成槽，宽度为6μm，深度为3μm，这样槽的两个底角被p-外延层包裹。

[0045] 步骤f，刻蚀形成源区接触。

[0046] 步骤g，通过热氧化工艺制备槽栅介质SiO2，厚度为100nm。

[0047] 步骤h，在槽栅内的槽栅介质SiO2上淀积polySi层。

[0048] 步骤i，制备钝化层，开电极接触孔。

[0049] 步骤j，蒸发金属，制备电极。

[0050] 基于上述步骤的不同工艺条件的各实施方式，请参阅图2所示，各实施过程如下：

[0051] 实施例一：

[0052] 步骤a1，在N+碳化硅衬底片上外延生长N-漂移层，如图2中a所示，[0053] 先对厚度为200μm，氮离子掺杂浓度为5×1018cm-3的N+碳化硅衬底片进行RCA15 -3
标准清洗，然后在整个衬底片上外延生长厚度为10μm，氮离子掺杂浓度为1×10 cm 的N-漂移层。

[0054] 其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。

[0055] 步骤b1，在N-漂移层中间刻蚀出台面，如图2中b所示。

[0056] 首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，在N-漂移层中间刻蚀出一个高1μm，宽3μm的N-漂移层台面，最后去胶，去刻蚀掩膜，清洗成光片。

[0057] ICP刻蚀工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。

[0058] 步骤c1，外延生长P-外延层，如图2中c所示。

[0059] 在N型漂移区和N-漂移层台面上生长一层厚度为3μm，铝离子掺杂浓度为17 -3
1×10 cm 的P-外延层。

[0060] 其外延生长工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用三甲基铝。

[0061] 步骤d1，外延生长N+源区层，如图2中d所示。18 -3

[0062] 在P-外延层上生长一层厚度为0.5μm，氮离子掺杂浓度为5×10 cm 的N型碳化硅外延层，作为N+源区层。

[0063] 其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。

[0064] 步骤e1，刻蚀形成沟槽，如图2中e所示。

[0065] 首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，刻蚀出槽的宽度为6μm，深度为3μm，最后去胶，去刻蚀掩膜，清洗成光片。

[0066] 其工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。

[0067] 步骤f1，刻蚀形成源区接触，如图2中f所示。

[0068] 首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，形成源区接触孔，最后去胶，去刻蚀掩膜，清洗成光片。

[0069] 其工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。

[0070] 步骤g1，制备槽栅介质SiO2，如图2中g所示。

[0071] 采用干氧工艺在1150℃下制备SiO2栅，厚度为100nm，然后在1050℃，N2氛围下进行退火，降低SiO2 薄膜表面的粗糙度。

[0072] 步骤h1，制备ploy Si栅，如图2中h所示。

[0073] 采用低压热壁化学汽相淀积法生长ploy Si填满沟槽，淀积温度为600～650℃，淀积压强为60～80Pa，反应气体为硅烷和磷化氢，载运气体为氦气，然后涂胶光刻，刻蚀ploySi层，形成多晶硅栅，最后去胶，清洗。

[0074] 步骤i1，制备钝化层，如图2中i所示。

[0075] 在器件表面淀积一层场氧或者Si3N4层，然后涂胶光刻，腐蚀钝化层开电极接触孔，最后去胶，清洗。

[0076] 步骤j1，制备电极，如图2中j所示。

[0077] 电子束蒸发Ti/Ni/Au制作正面栅，源电极，然后涂胶光刻，金属腐蚀形成正面栅，源电极接触图形，去胶，清洗。

[0078] 在背面电子束蒸发Ti/Ni/Au制作背面漏电极，然后制作正面栅，源电极，最后在Ar气氛中围快速退火3min，温度为1050℃。

[0079] 实施例二：

[0080] 步骤a2，在N+碳化硅衬底片上外延生长N-漂移层；

[0081] 先对厚度为500μm，氮离子掺杂浓度为1×1020cm-3的N+碳化硅衬底片进行RCA15 -3
标准清洗，然后在整个衬底片上外延生长厚度为20μm，氮离子掺杂浓度为3×10 cm 的N-漂移层，其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。

[0082] 步骤b2，在N-漂移层中间刻蚀出台面；

[0083] 首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，在N-漂移层中间刻蚀出一个高1.5μm，宽3.5μm的N-漂移层台面，最后去胶，去刻蚀掩膜，清洗成光片。ICP刻蚀工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。

[0084] 步骤c2，外延生长P-外延层；

[0085] 在N型漂移区和N-漂移层台面上生长一层厚度为3.3μm，铝离子掺杂浓度为18 -3
1×10 cm 的P-外延层，其外延生长工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用三甲基铝。

[0086] 步骤d2，与实施例一的步骤d1相同。

[0087] 步骤e2，与实施例一的步骤e1相同。

[0088] 步骤f2，与实施例一的步骤f1相同。

[0089] 步骤g2，与实施例一的步骤g1相同。

[0090] 步骤h2，与实施例一的步骤h1相同。

[0091] 步骤i2，与实施例一的步骤i1相同。

[0092] 步骤j2，与实施例一的步骤j1相同。

[0093] 实施例三：

[0094] 步骤a3，在N+碳化硅衬底片上外延生长N-漂移层；

[0095] 先对厚度为300μm，氮离子掺杂浓度为1×1019cm-3的N+碳化硅衬底片进行RCA15 -3
标准清洗，然后在整个衬底片上外延生长厚度为15μm，氮离子掺杂浓度为6×10 cm 的N-漂移层，其工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用液态氮气。

[0096] 步骤b3，在N-漂移层中间刻蚀出台面；

[0097] 首先磁控溅射一层的Ti膜作为ICP刻蚀掩膜，然后涂胶光刻，进行ICP刻蚀，在N-漂移层中间刻蚀出一个高2μm，宽4μm的N-漂移层台面，最后去胶，去刻蚀掩膜，清洗成光片。ICP刻蚀工艺条件为：ICP线圈功率850W，源功率100W，反应气体SF6和O2分别为48sccm和12sccm。

[0098] 步骤c3，外延生长P-外延层；

[0099] 在N型漂移区和N-漂移层台面上生长一层厚度为3.5μm，铝离子掺杂浓度为17 -3
5×10 cm 的P-外延层，其外延生长工艺条件是：温度为1600℃，压力为100mbar，反应气体采用硅烷和丙烷，载运气体采用纯氢气，掺杂源采用三甲基铝。

[0100] 步骤d3，与实施例一的步骤d1相同。

[0101] 步骤e3，与实施例一的步骤e1相同。

[0102] 步骤f3，与实施例一的步骤f1相同。

[0103] 步骤g3，与实施例一的步骤g1相同。

[0104] 步骤h3，与实施例一的步骤h1相同。

[0105] 步骤i3，与实施例一的步骤i1相同。

[0106] 步骤j3，与实施例一的步骤j1相同。

[0107] 以上所述仅为本发明的较佳实施例，对发明而言仅仅是说明性的，而非限制性的。本专业技术人员理解，在发明权利要求所限定的精神和范围内可对其进行许多改变，修改，甚至等效，但都将落入本发明的保护范围内。

标题	发布/更新时间	阅读量
双外延层的制造方法	2020-05-08	43
一种新型的HEMT器件的外延结构	2020-05-08	595
一种可稳定硅源浓度的自动控制系统及其控制方法	2020-05-08	667
深紫外多量子阱半导体激光器的外延结构及其制备方法	2020-05-08	834
双沟道横向超结双扩散金属氧化物元素半导体场效应管及其制作方法	2020-05-08	57
一种InAs/GaSb超晶格红外探测器及其制作方法	2020-05-11	872
一种制备AlN外延层的方法	2020-05-08	734
Micro-LED芯片及其制造方法	2020-05-08	753
方便CSP焊接的侧壁电极增大制作工艺	2020-05-08	263
一种高速DFB激光器	2020-05-08	317

带有N型漂移层台面的碳化硅UMOSFET器件及制作方法

带有N型漂移层台面的碳化硅UMOSFET器件及制作方法

技术领域

背景技术

发明内容

具体实施方式

该功能需要专业版企业版VIP权限，您可以：